多核網(wǎng)絡(luò)處理器并行任務(wù)調(diào)度軟硬件關(guān)鍵技術(shù)研究.pdf

1、隨著互聯(lián)網(wǎng)高速的發(fā)展，網(wǎng)絡(luò)帶寬迅速增長，使得對網(wǎng)絡(luò)處理器的可編程性與多功能性要求不斷增長，需要開發(fā)更完善的應(yīng)用程序更好地發(fā)揮多核處理器的性能優(yōu)勢。然而網(wǎng)絡(luò)處理器軟件編程的靈活性和高效性并沒有被很好的展現(xiàn)，網(wǎng)絡(luò)處理器的并行處理能力需要兼顧硬件并行結(jié)構(gòu)和軟件的并行執(zhí)行效率，并行網(wǎng)絡(luò)處理能力受到了限制。因此在多核網(wǎng)絡(luò)處理器應(yīng)用開發(fā)時，需要一種有效的并行處理方法或技術(shù)來充分發(fā)掘出多核多線程架構(gòu)的并行性能優(yōu)勢。
　　本文研究了網(wǎng)絡(luò)處理器中數(shù)

2、據(jù)平面軟件關(guān)鍵技術(shù)與實現(xiàn)。為了解決網(wǎng)絡(luò)處理器軟件開發(fā)中的關(guān)鍵問題，充分發(fā)揮多核多線程硬件結(jié)構(gòu)的并行處理性能優(yōu)勢，本文提出了若干關(guān)鍵技術(shù)解決方案?；诙嗪硕嗑€程處理器硬件結(jié)構(gòu)上的功能流水線實現(xiàn)方法，是在處理器之間采用的串并混合的并行流水技術(shù)，解決了傳統(tǒng)的串行和并行結(jié)構(gòu)的缺點和瓶頸，更容易保證各處理器間的負(fù)載均衡和并行調(diào)度；在此基礎(chǔ)上提出一種基于多核多線程的并行報文任務(wù)分配調(diào)度方法來保證多個微處理器和多線程間的負(fù)載均衡、并行處理；利用硬件線