處理器模擬加速技術(shù)研究及實(shí)現(xiàn).pdf

1、在研究體系結(jié)構(gòu)的過(guò)程中,模擬器憑借其開(kāi)發(fā)周期短、實(shí)現(xiàn)簡(jiǎn)單以及可以較好符合真實(shí)硬件設(shè)計(jì)等眾多優(yōu)點(diǎn)受到工業(yè)界和學(xué)術(shù)界的青睞。處理器模擬器是軟件模擬器中最常見(jiàn)、應(yīng)用最廣泛的一類,而存儲(chǔ)系統(tǒng)又是處理器模擬器中非常關(guān)鍵的部件,由于實(shí)際程序中訪存指令通常占的比例比較大,在模擬器運(yùn)行過(guò)程中,對(duì)存儲(chǔ)系統(tǒng)的訪問(wèn)非常頻繁,因此,存儲(chǔ)系統(tǒng)的模擬加速技術(shù)對(duì)模擬器的性能有著直接的重要影響。
　　本論文基于AT697平臺(tái),對(duì)處理器模擬器中的存儲(chǔ)系統(tǒng)的模擬加速

2、技術(shù)進(jìn)行研究,研究目標(biāo)是設(shè)計(jì)并實(shí)現(xiàn)空間開(kāi)銷小,且訪問(wèn)速度快的模擬技術(shù)。所完成的主要工作如下:
　　(1)提出一個(gè)基于分頁(yè)的模擬機(jī)制,以節(jié)省模擬大地址空間時(shí)所需的空間開(kāi)銷。由于AT697系統(tǒng)的地址空間很大,很難直接對(duì)整個(gè)地址空間進(jìn)行完整模擬,我們將操作系統(tǒng)中的虛實(shí)地址轉(zhuǎn)換機(jī)制創(chuàng)新性地應(yīng)用到內(nèi)存模擬中,提出一個(gè)基于分頁(yè)機(jī)制的存儲(chǔ)空間模擬方案,即只需對(duì)程序中真正訪問(wèn)過(guò)的地址空間進(jìn)行模擬,從而大大減少了模擬所需的空間開(kāi)銷。
　　(2

3、)采用多級(jí)分頁(yè)的模擬機(jī)制,進(jìn)一步加速模擬性能。簡(jiǎn)單的一級(jí)分頁(yè)機(jī)制會(huì)引入較多的鏈表查找操作,這使得訪存操作模擬中的地址轉(zhuǎn)換操作較慢,通過(guò)多級(jí)分頁(yè)機(jī)制可以減少或者避免鏈表查找的過(guò)程,提高地址轉(zhuǎn)換的速度,從而提高訪存操作模擬速度。實(shí)驗(yàn)結(jié)果表明,采用兩級(jí)分頁(yè)機(jī)制后,比一級(jí)分頁(yè)機(jī)制的性能平均提高了12.8％。
　　(3)采用靜態(tài)模擬和動(dòng)態(tài)分頁(yè)模擬相結(jié)合的混合模擬技術(shù),以進(jìn)一步加快對(duì)常用地址空間的模擬速度。由于很多處理器都具有對(duì)經(jīng)常訪問(wèn)的地址