版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、密級桂林電子科技大學(xué)碩士學(xué)位論文題目題目基于IEEE1149.1標(biāo)準(zhǔn)的可測性設(shè)計優(yōu)化與評估研究(英文)ResearchofTestabilityDesignfOptimizationEvaluationBasedonIEEE1149.1Stard研究生學(xué)號:112081310研究生姓名:黃小容指導(dǎo)教師姓名、職務(wù)指導(dǎo)教師姓名、職務(wù):顏學(xué)龍教授申請學(xué)科門類:工學(xué)碩士學(xué)科、???、專業(yè):精密儀器及機械提交論文日期:2014年4月論文答辯日期:2
2、014年6月摘要I摘要電路系統(tǒng)的高集成度、高復(fù)雜度、高密度化,使得系統(tǒng)的測試越來越困難,可測性設(shè)計成為解決這類難題的主要手段。邊界掃描測試技術(shù)方法是一種新型的結(jié)構(gòu)可測性設(shè)計方法,它可以極大地減少對電路板上物理測試點的需要。然而其串行性的特點延長了系統(tǒng)的測試時間,所以如何設(shè)計掃描鏈路來減少測試時間和提高故障覆蓋率成為可測性設(shè)計優(yōu)化和評估研究的重點和難點。本文在深入研究IEEE1149.1標(biāo)準(zhǔn)的基礎(chǔ)上,重點研究可測性設(shè)計優(yōu)化和評估方法,以設(shè)
3、計復(fù)雜性最小化和提高測試完備性指標(biāo)為目標(biāo),研究器件與網(wǎng)路的構(gòu)造模型、電路信息的提取、提高故障覆蓋率和縮短掃描鏈周期的方法。比較了貪婪算法、圖論算法、模擬退火算法和模擬退火遺傳混合算法對掃描鏈的優(yōu)化作用,總結(jié)各算法在實際應(yīng)用中的優(yōu)缺點。相比其他算法,模擬退火遺傳算法對復(fù)雜的數(shù)字電路的優(yōu)化結(jié)果最優(yōu),最后輸出測試性評估報告,并保存在系統(tǒng)ini文件中,為可測性系統(tǒng)設(shè)計復(fù)雜性最小化和測試性改善最大化提供了依據(jù)。關(guān)鍵詞:關(guān)鍵詞:邊界掃描技術(shù)可測性設(shè)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于ieee1149.1標(biāo)準(zhǔn)的系統(tǒng)級可測性設(shè)計
- 基于ieee1149.1標(biāo)準(zhǔn)的在線檢測器的研究與設(shè)計
- 基于ieee1149.1的dsp內(nèi)嵌debugger模塊設(shè)計研究
- 基于ieee1149.1的多邊界掃描鏈測試技術(shù)研究
- 一種基于ieee1149.1協(xié)議的dsp處理器片內(nèi)調(diào)試系統(tǒng)設(shè)計
- 基于ieee1149.4的混合信號電路可測性結(jié)構(gòu)研究
- 基于SEP6200可測性設(shè)計與測試功耗優(yōu)化.pdf
- SoC可測性設(shè)計中的優(yōu)化理論分析與方法研究.pdf
- 基于FPGA的可測性設(shè)計方法研究.pdf
- 基于IEEEP1687的可測性設(shè)計研究.pdf
- 可測性評估定量建模技術(shù)研究.pdf
- 基于IP復(fù)用SOC的可測性設(shè)計.pdf
- 基于邊界掃描的數(shù)字系統(tǒng)可測性設(shè)計研究.pdf
- 集成電路可測性原理與設(shè)計
- 基于優(yōu)化ATPG的可測試性設(shè)計與實現(xiàn).pdf
- 集成芯片的可測性設(shè)計研究.pdf
- DSP芯片的可測性設(shè)計研究.pdf
- 面向裝備健康狀態(tài)評估的可測性設(shè)計關(guān)鍵技術(shù)研究.pdf
- 集成電路可測性設(shè)計的研究與實踐.pdf
- 系統(tǒng)級芯片的測試與可測性設(shè)計研究.pdf
評論
0/150
提交評論