已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、本課題采用Vefilog硬件描述語言(VerilogHDL)設(shè)計、開發(fā)了一個可在遙測編碼等多種通信系統(tǒng)中使用的編碼、譯碼系統(tǒng)。其中的Viterbi算法所采用的是由美國宇航局(NASA)及空間數(shù)字系統(tǒng)建議委員會(CCSDS)推薦的(2，l，6)碼。本課題課實現(xiàn)了(2，l，6)編碼、譯碼系統(tǒng)的行為建模、仿真及綜合，所生成的模塊可作為一個“固核”應(yīng)用于遙測編碼硬件系統(tǒng)當中，也可在作適當修改之后作為其它應(yīng)用場合的編碼、譯碼單元來使用。由于采用了
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用c語言實現(xiàn)線性分組碼的編譯碼
- 用verilog hdl設(shè)計計數(shù)器
- 卷積編碼及基于DSP的Viterbi譯碼器設(shè)計.pdf
- Viterbi譯碼器的FPGA實現(xiàn).pdf
- 片上總線WISHBONE的Verilog HDL實現(xiàn).pdf
- 高速Viterbi譯碼器的FPGA實現(xiàn).pdf
- 用vhdl語言實現(xiàn)的電子表
- 基于SystemC的Viterbi譯碼器實現(xiàn).pdf
- VerlogHDL實現(xiàn)Viterbi譯碼器的研究.pdf
- JPEG2000核心編碼C語言實現(xiàn)及圖像驗證系統(tǒng)設(shè)計.pdf
- 基于FPGA的Viterbi譯碼器實現(xiàn).pdf
- 基于Verilog HDL的數(shù)字邏輯虛擬實驗系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 卷積碼編碼器及Viterbi譯碼器的設(shè)計.pdf
- verilog hdl的數(shù)據(jù)類型
- 高效Viterbi譯碼器的結(jié)構(gòu)與實現(xiàn).pdf
- 全并行Viterbi譯碼器的FPGA實現(xiàn).pdf
- 《Verilog HDL硬件描述語言》網(wǎng)絡(luò)課件研究與開發(fā).pdf
- 可配置的Viterbi譯碼器的FPGA實現(xiàn).pdf
- 基于DCT的靜態(tài)圖像數(shù)字水印的Verilog HDL實現(xiàn).pdf
- Viterbi譯碼器的FPGA實現(xiàn)技術(shù)研究.pdf
評論
0/150
提交評論