高速可復(fù)用SPI總線的設(shè)計(jì)與Verilog HDL實(shí)現(xiàn).pdf

1、相對(duì)于并行總線，串行總線具有結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn)。近年來人們對(duì)系統(tǒng)功能和性能的需求不斷增長(zhǎng)使得處理器需要的外設(shè)越來越多，這時(shí)串行總線相比于并行總線結(jié)構(gòu)簡(jiǎn)單這一優(yōu)點(diǎn)就逐漸顯現(xiàn)出來了，因此應(yīng)用范圍也越來越廣泛。 SPI(Serial Peripheral Interface)串行外設(shè)接口總線是一種3線同步全雙工串行通信接口總線，在很多新型器件如LCD模塊、FLASH、EEPROM存儲(chǔ)器、數(shù)據(jù)輸入、輸出設(shè)備上都采用了SPI接口。但是在很多場(chǎng)

2、合，微控制器或微處理器本身又不具有SPI接口，給數(shù)據(jù)傳輸帶來不便。在FPGA技術(shù)發(fā)展迅速的時(shí)代，解決這個(gè)問題最方便的辦法就是集成一個(gè)SPI核到芯片上。 本文的工作就是根據(jù)業(yè)界通用的SPI總線的標(biāo)準(zhǔn)，設(shè)計(jì)一種可復(fù)用的高速SPI總線。設(shè)計(jì)過程中很多變量都采用參數(shù)形式，具體應(yīng)用于工程實(shí)踐時(shí)根據(jù)實(shí)際需要更改參數(shù)即可，充分體現(xiàn)了可復(fù)用性。 由于SPI本身沒有應(yīng)答機(jī)制，對(duì)傳輸時(shí)序要求比較嚴(yán)格，所以就需要一個(gè)穩(wěn)定可靠的同步時(shí)鐘。針對(duì)這