基于Verilog HDL的SPI可復(fù)用IP核的設(shè)計與實現(xiàn).pdf

1、SPI(Serial Peripheral Interface，串行外圍接口)是Motorola公司提出的外圍接口協(xié)議，它采用-個串行、同步、全雙工的通信方式，解決了微處理器(或者微控制器，嵌入式微處理器)和外設(shè)之間的串行通信問題，并且可以和多個外設(shè)進行直接通信，具有配置靈活，結(jié)構(gòu)簡單等優(yōu)點。Wishbone總線是Silicore公司推出的片上總線協(xié)議，它的結(jié)構(gòu)極其簡單、靈活，又完全公開、完全免費，獲得眾多支持。隨著SOC(System

2、 On Chip，片上系統(tǒng))的發(fā)展，其設(shè)計中需要可復(fù)用的IP(Intellectual Property，知識產(chǎn)權(quán))核，因此本文主要內(nèi)容是用Verilog HDL語言對基于Wishbone片上總線的SPI接口電路進行RTL(Register Transfer Level，寄存器傳輸級)描述，并在EDA(Electronic Design Automatical，電子設(shè)計自動化)平臺上對其進行功能的驗證和仿真，以此來討論可復(fù)用技術(shù)在現(xiàn)代集

3、成電路設(shè)計中的應(yīng)用，并設(shè)計面向SOC，便于SOC調(diào)用的具有可復(fù)用性和實用性的SPI IP核，從而實現(xiàn)SOC通過SPI接口與外圍設(shè)備的通信。在設(shè)計中，本文將程序?qū)哟位?，完成了spi_master和spi_slave的設(shè)計，并且編寫了測試程序testbench，檢測串并轉(zhuǎn)換之后wishbone_master與spi_slave之間數(shù)據(jù)傳輸?shù)恼_性，通過軟件仿真，來驗證其功能的正確性。最終本設(shè)計：達到預(yù)期目標(biāo)和SPI通信要求，spi_mast