基于Verilog HDL的SPI可復(fù)用IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、SPI(Serial Peripheral Interface，串行外圍接口)是Motorola公司提出的外圍接口協(xié)議，它采用-個(gè)串行、同步、全雙工的通信方式，解決了微處理器(或者微控制器，嵌入式微處理器)和外設(shè)之間的串行通信問(wèn)題，并且可以和多個(gè)外設(shè)進(jìn)行直接通信，具有配置靈活，結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)。Wishbone總線是Silicore公司推出的片上總線協(xié)議，它的結(jié)構(gòu)極其簡(jiǎn)單、靈活，又完全公開、完全免費(fèi)，獲得眾多支持。隨著SOC(System

2、 On Chip，片上系統(tǒng))的發(fā)展，其設(shè)計(jì)中需要可復(fù)用的IP(Intellectual Property，知識(shí)產(chǎn)權(quán))核，因此本文主要內(nèi)容是用Verilog HDL語(yǔ)言對(duì)基于Wishbone片上總線的SPI接口電路進(jìn)行RTL(Register Transfer Level，寄存器傳輸級(jí))描述，并在EDA(Electronic Design Automatical，電子設(shè)計(jì)自動(dòng)化)平臺(tái)上對(duì)其進(jìn)行功能的驗(yàn)證和仿真，以此來(lái)討論可復(fù)用技術(shù)在現(xiàn)代集

3、成電路設(shè)計(jì)中的應(yīng)用，并設(shè)計(jì)面向SOC，便于SOC調(diào)用的具有可復(fù)用性和實(shí)用性的SPI IP核，從而實(shí)現(xiàn)SOC通過(guò)SPI接口與外圍設(shè)備的通信。在設(shè)計(jì)中，本文將程序?qū)哟位?，完成了spi_master和spi_slave的設(shè)計(jì)，并且編寫了測(cè)試程序testbench，檢測(cè)串并轉(zhuǎn)換之后wishbone_master與spi_slave之間數(shù)據(jù)傳輸?shù)恼_性，通過(guò)軟件仿真，來(lái)驗(yàn)證其功能的正確性。最終本設(shè)計(jì)：達(dá)到預(yù)期目標(biāo)和SPI通信要求，spi_mast