版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、SPI(Serial Peripheral Interface,串行外圍接口)是Motorola公司提出的外圍接口協(xié)議,它采用-個(gè)串行、同步、全雙工的通信方式,解決了微處理器(或者微控制器,嵌入式微處理器)和外設(shè)之間的串行通信問(wèn)題,并且可以和多個(gè)外設(shè)進(jìn)行直接通信,具有配置靈活,結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)。Wishbone總線是Silicore公司推出的片上總線協(xié)議,它的結(jié)構(gòu)極其簡(jiǎn)單、靈活,又完全公開、完全免費(fèi),獲得眾多支持。隨著SOC(System
2、 On Chip,片上系統(tǒng))的發(fā)展,其設(shè)計(jì)中需要可復(fù)用的IP(Intellectual Property,知識(shí)產(chǎn)權(quán))核,因此本文主要內(nèi)容是用Verilog HDL語(yǔ)言對(duì)基于Wishbone片上總線的SPI接口電路進(jìn)行RTL(Register Transfer Level,寄存器傳輸級(jí))描述,并在EDA(Electronic Design Automatical,電子設(shè)計(jì)自動(dòng)化)平臺(tái)上對(duì)其進(jìn)行功能的驗(yàn)證和仿真,以此來(lái)討論可復(fù)用技術(shù)在現(xiàn)代集
3、成電路設(shè)計(jì)中的應(yīng)用,并設(shè)計(jì)面向SOC,便于SOC調(diào)用的具有可復(fù)用性和實(shí)用性的SPI IP核,從而實(shí)現(xiàn)SOC通過(guò)SPI接口與外圍設(shè)備的通信。在設(shè)計(jì)中,本文將程序?qū)哟位?,完成了spi_master和spi_slave的設(shè)計(jì),并且編寫了測(cè)試程序testbench,檢測(cè)串并轉(zhuǎn)換之后wishbone_master與spi_slave之間數(shù)據(jù)傳輸?shù)恼_性,通過(guò)軟件仿真,來(lái)驗(yàn)證其功能的正確性。最終本設(shè)計(jì):達(dá)到預(yù)期目標(biāo)和SPI通信要求,spi_mast
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速可復(fù)用SPI總線的設(shè)計(jì)與Verilog HDL實(shí)現(xiàn).pdf
- 基于AMBA總線的SPI協(xié)議IP核的實(shí)現(xiàn)與驗(yàn)證.pdf
- 基于可復(fù)用IP核的SOC測(cè)試研究.pdf
- 基于Wishbone總線的SPI-I2C IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 支持SPI接口的低功耗RFID IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于APB總線的SPI接口IP核的設(shè)計(jì)與驗(yàn)證.pdf
- 基于OR1200IP核的SPI接口設(shè)計(jì).pdf
- 基于Verilog HDL的數(shù)字邏輯虛擬實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于verilog hdl的電梯控制設(shè)計(jì)
- SOC中可復(fù)用IP核的測(cè)試技術(shù)與應(yīng)用.pdf
- 基于UVM的SPI接口IP核的驗(yàn)證平臺(tái)設(shè)計(jì).pdf
- 基于IP復(fù)用SOC的可測(cè)性設(shè)計(jì).pdf
- spi串行總線接口的verilog實(shí)現(xiàn)
- 基于verilog hdl的樂曲演奏電路設(shè)計(jì)
- 基于DCT的靜態(tài)圖像數(shù)字水印的Verilog HDL實(shí)現(xiàn).pdf
- 為IP核設(shè)計(jì)提供可交互優(yōu)化的Verilog預(yù)編譯器.pdf
- 片上總線WISHBONE的Verilog HDL實(shí)現(xiàn).pdf
- 基于FPGA的SATA IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 課程設(shè)計(jì)---基于verilog hdl數(shù)字頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)
- 基于VCI的IP核互聯(lián)的設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論