PCB表面貼裝流程仿真及元器件貼放順序優(yōu)化研究.pdf

1、在傳統(tǒng)的表面貼裝技術(shù)（SMT）生產(chǎn)中，從印刷電路板（PCB）的設(shè)計(jì)文件中提取的元器件貼裝坐標(biāo)及其它相關(guān)貼裝參數(shù)經(jīng)常存在錯(cuò)誤。正常生產(chǎn)時(shí)需要多次在貼片機(jī)上調(diào)試，嚴(yán)重影響了生產(chǎn)效率。因此非常有必要在計(jì)算機(jī)上對PCB表面貼裝流程進(jìn)行仿真，以便發(fā)現(xiàn)貼裝文件中存在的缺陷，及時(shí)修改以得到正確的貼裝文件，對元器件的貼放順序優(yōu)化，提高PCB組件加工的生產(chǎn)效率。 本文介紹了表面貼裝技術(shù)和PCB表面貼裝流程，在PCB表面貼裝效率中，元器件貼放順序的

2、優(yōu)化是關(guān)鍵問題；對PCB表面貼裝流程仿真系統(tǒng)進(jìn)行了總體設(shè)計(jì)；分析了多種異構(gòu)電子設(shè)計(jì)自動(dòng)化（EDA）文件格式，首次系統(tǒng)地形成了EDA文件格式分析報(bào)告；設(shè)計(jì)了仿真文件和異構(gòu)EDA文件預(yù)處理接口，實(shí)現(xiàn)了從異構(gòu)EDA文件到仿真文件的轉(zhuǎn)換；給出了元器件貼放順序的數(shù)學(xué)模型，對基本遺傳算法進(jìn)行了改進(jìn)，并用其解決了貼放順序的優(yōu)化問題。 異構(gòu)EDA文件格式分析報(bào)告的形成，為EDA文件的閱讀和分析提供了方便，同時(shí)為設(shè)計(jì)仿真文件提供了最直接的格式參考

3、；統(tǒng)一了異構(gòu)EDA文件格式，實(shí)現(xiàn)了電子電路制造數(shù)據(jù)直接從PCB設(shè)計(jì)文件的提取和轉(zhuǎn)換；實(shí)驗(yàn)結(jié)果證明改進(jìn)的遺傳算法對于縮短貼片時(shí)間、優(yōu)化貼片路徑是非常有效的，為PCB表面貼裝流程系統(tǒng)仿真的實(shí)現(xiàn)提供了充分的依據(jù)。 元器件貼放順序優(yōu)化問題只是PCB表面貼裝流程仿真系統(tǒng)優(yōu)化中的一個(gè)問題，本文沒有考慮另外一個(gè)問題——喂料器的分配；另外貼片機(jī)本身的結(jié)構(gòu)在不斷變化之中，速度更快、功能更多的貼片機(jī)將不斷涌現(xiàn)，對元器件貼放順序的優(yōu)化也將提出更高的要