純單相能量回收技術(shù)的研究.pdf

1、在經(jīng)典的數(shù)字電路理論中，靜態(tài)CMOS電路的功耗估計(jì)公式為P=C·Vdd2·f。因此，成熟的低功耗設(shè)計(jì)思想基本都圍繞減小C、Vdd和f這三個(gè)因素來展開。能量回收邏輯利用可變電源引導(dǎo)電路節(jié)點(diǎn)充放電，擺脫了上述經(jīng)典功耗公式的限制，使得消耗在節(jié)點(diǎn)狀態(tài)翻轉(zhuǎn)過程中的能量最小化，并實(shí)現(xiàn)對(duì)能量的回收。
　　 本文首先論述能量回收思想的提出過程，在查閱大量文獻(xiàn)的基礎(chǔ)上分析、總結(jié)各種典型的能量回收邏輯并歸納其優(yōu)缺點(diǎn)，為后來的研究者在選用各種邏輯時(shí)提

2、供科學(xué)的依據(jù)。然后，針對(duì)現(xiàn)有邏輯的不足，提出研究目標(biāo)--實(shí)現(xiàn)不需要任何輔助控制時(shí)鐘的純單相能量回收邏輯。
　　 接下來，創(chuàng)新性提出準(zhǔn)靜態(tài)單相能量回收邏輯(QSSERL)，實(shí)現(xiàn)了上述研究目標(biāo)。QSSERL不同于任何以往的能量回收邏輯，真正實(shí)現(xiàn)了純單相功率時(shí)鐘，不需要任何額外的輔助控制時(shí)鐘且具有準(zhǔn)靜態(tài)特性，不僅大大簡化了電路設(shè)計(jì)，更節(jié)省了不少能耗。此外，QSSERL還可以達(dá)到雙相能量回收邏輯所具有的速度。
　　 在HSPIC

3、E驗(yàn)證中，設(shè)計(jì)了一個(gè)八比特對(duì)數(shù)超前進(jìn)位加法器，為了比較，分別用傳統(tǒng)靜態(tài)CMOS邏輯，鐘控CMOS絕熱邏輯(CAL，迄今最成功的單相能量回收邏輯)和QSSERL實(shí)現(xiàn)。采用128組隨機(jī)產(chǎn)生的輸入測(cè)試向量的仿真結(jié)果表明在輸入頻率為10MHz時(shí)QSSERL加法器的能耗僅僅是靜態(tài)CMOS邏輯的45％，而當(dāng)輸入頻率大于2MHz時(shí)，獲得比CAL更低的能耗。
　　 采用QSSERL設(shè)計(jì)的十級(jí)反向器鏈和兩比特的對(duì)數(shù)超前進(jìn)位加法器在charted0