基于并行DSP的VLSI功能測(cè)試研究.pdf

1、本文介紹了以多片并行ADSP-TS101芯片為核心部件的VLSI功能測(cè)試用圖形發(fā)生器的原理及其優(yōu)勢(shì)。 文章通過對(duì)并行運(yùn)算和并行計(jì)算機(jī)的分析，結(jié)合ADSP-TS101的軟硬件資源，提出了多片ADSP-TS101的并行方案，并對(duì)不同的方案作了比較說明。另外本文還比較詳細(xì)的分析比較了常用的存儲(chǔ)器測(cè)試算法，簡(jiǎn)要分析了VLSI測(cè)試生成算法。文章分五個(gè)部分進(jìn)行了闡述：第一、敘述并行計(jì)算和并行計(jì)算機(jī)，介紹并行計(jì)算機(jī)的發(fā)展、并行算法及其衡量標(biāo)準(zhǔn)

2、、并行處理系統(tǒng)的分類。第二、敘述存儲(chǔ)器的功能測(cè)試。根據(jù)存儲(chǔ)器的結(jié)構(gòu)，分析故障產(chǎn)生原因；介紹存儲(chǔ)器測(cè)試的常用測(cè)試圖形；最后給出仿真試驗(yàn)結(jié)論。第三、敘述所采用的工作平臺(tái)—ADSP-TS101，根據(jù)ADSP-TS101的軟硬件資源，給出并行方案。第四、敘述VLSI的功能測(cè)試。主要介紹自動(dòng)測(cè)試系統(tǒng)的發(fā)展和測(cè)試生成算法。第五、根據(jù)VLSI自動(dòng)測(cè)試系統(tǒng)的實(shí)際需求，給出一個(gè)基于多片并行ADSP-TS101芯片為核心部件的VLSI功能測(cè)試用圖形發(fā)生器的