多DSP并行處理模件研究.pdf

1、在電子系統(tǒng)綜合測(cè)試與分析領(lǐng)域中，儀器設(shè)備的數(shù)字化、軟件化中需要采用大量信號(hào)處理,許多應(yīng)用場(chǎng)合中信號(hào)處理算法越來越復(fù)雜，實(shí)時(shí)性要求越來越高，相應(yīng)的計(jì)算量也越來越大。為了解決這個(gè)問題，我們不得不越來越多地把以往用于大型計(jì)算機(jī)的并行處理技術(shù)應(yīng)用到信號(hào)處理中來。
　　 信號(hào)處理中各個(gè)層次上的硬、軟件并行處理技術(shù)紛繁復(fù)雜，在這當(dāng)中采用多處理器對(duì)信號(hào)進(jìn)行并行加速處理是一個(gè)正在受到日益重視的研究方向。多處理器并行處理系統(tǒng)設(shè)計(jì)中，牽涉到多處理器

2、間任務(wù)調(diào)度和并行算法實(shí)現(xiàn)等難點(diǎn)問題，需要結(jié)合處理器計(jì)算單元的互聯(lián)特性和信號(hào)處理算法的并行可擴(kuò)性進(jìn)行研究。尋求一種低通信開銷的高效處理結(jié)點(diǎn)互連技術(shù)、任務(wù)分配調(diào)度方法以及對(duì)信號(hào)處理算法并行改進(jìn)改進(jìn)己成為當(dāng)務(wù)之急。
　　 本文主要研究了多DSP(Digital Signal Processor)并行處理系統(tǒng)的設(shè)計(jì)，涉及并行處理系統(tǒng)的體系結(jié)構(gòu)、數(shù)字信號(hào)處理芯片(DSP)在并行處理中的應(yīng)用、信號(hào)處理算法并行化的研究等等。本文對(duì)組成并行處理