多通道并行數(shù)字信號(hào)處理系統(tǒng)的研究.pdf

1、多通道并行數(shù)字信號(hào)處理系統(tǒng)在儀器儀表、信號(hào)檢測(cè)等應(yīng)用領(lǐng)域中發(fā)揮著重要作用。目前，雖然市場(chǎng)上已有這類產(chǎn)品出現(xiàn)，但是大多數(shù)產(chǎn)品在實(shí)時(shí)性、動(dòng)態(tài)范圍等方面仍然存在著欠缺之處。本文正是針對(duì)這一存在問題提出了改進(jìn)方案并進(jìn)行了實(shí)現(xiàn)。 本文所設(shè)計(jì)的多通道并行數(shù)字信號(hào)處理系統(tǒng)是一個(gè)高精度的數(shù)據(jù)采集與信號(hào)處理系統(tǒng)。本文在設(shè)計(jì)時(shí)，采用VHDL語言，用FPGA實(shí)現(xiàn)了A/D轉(zhuǎn)換器CS5381與DSP之間復(fù)雜的接口電路。該接口電路主要包括：多路模擬信號(hào)的同

2、步高精度模/數(shù)轉(zhuǎn)換控制、數(shù)據(jù)預(yù)處理、中斷、數(shù)據(jù)緩存(異步FIFO)等。其中異步FIFO有兩種實(shí)現(xiàn)方案：一種是基于IP核的設(shè)計(jì)；另一種是基于VHDL語言的設(shè)計(jì)。在進(jìn)行研究時(shí)，分別用這兩種方案進(jìn)行了設(shè)計(jì)，并比較了二者的優(yōu)缺點(diǎn)。本文的一個(gè)突出改進(jìn)是采用FPGA實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制電路，既提高了系統(tǒng)的集成度，又保證了系統(tǒng)的可靠性。 另外，在所設(shè)計(jì)的系統(tǒng)中，要處理的數(shù)據(jù)量非常龐大，實(shí)時(shí)性要求極高，用軟件編程難以實(shí)現(xiàn)數(shù)字濾波。針對(duì)這一難點(diǎn)，