抗多位翻轉(zhuǎn)低冗余存儲(chǔ)器加固設(shè)計(jì)及分析技術(shù)研究.pdf

1、隨著集成電路特征尺寸的不斷縮小,靜態(tài)隨機(jī)存儲(chǔ)器對(duì)空間輻射、核輻射環(huán)境甚至地面輻射環(huán)境都非常敏感,輻射產(chǎn)生的帶電粒子會(huì)引發(fā)軟錯(cuò)誤,導(dǎo)致存儲(chǔ)器出現(xiàn)信息丟失或功能失效。在航天、核技術(shù)和關(guān)鍵的民用領(lǐng)域,集成電路的容錯(cuò)抗輻射已經(jīng)成為一種必不可少的技術(shù)。當(dāng)集成電路進(jìn)入深亞微米工藝后,一次單粒子輻射事件會(huì)引發(fā)存儲(chǔ)器多位翻轉(zhuǎn),多位翻轉(zhuǎn)出現(xiàn)的幾率和位數(shù)隨著工藝尺寸的縮小而增加,在目前主流工藝的靜態(tài)隨機(jī)存儲(chǔ)器中尤為明顯。
　　存儲(chǔ)器多位翻轉(zhuǎn)模型分析技

2、術(shù)的目標(biāo)是在存儲(chǔ)器設(shè)計(jì)初期即可對(duì)其可靠性進(jìn)行快速、有效地評(píng)估,避免了芯片流片后的可靠性不達(dá)標(biāo)而進(jìn)行的返工。此外,每一種糾錯(cuò)能力強(qiáng)的加固技術(shù)都需要大量的硬件冗余,嚴(yán)重地惡化存儲(chǔ)器的性能參數(shù)。根據(jù)不同的設(shè)計(jì)需求,研究高可靠性、低開(kāi)銷(xiāo)的存儲(chǔ)器抗多位翻轉(zhuǎn)加固技術(shù)變得至關(guān)重要。本文針對(duì)靜態(tài)隨機(jī)存儲(chǔ)器多位翻轉(zhuǎn)的加固設(shè)計(jì)與分析技術(shù)這兩個(gè)熱點(diǎn)問(wèn)題展開(kāi)研究,主要工作包括:
　　研究了采用錯(cuò)誤修正碼(Error Correction Codes,EC

3、C)加固技術(shù)的存儲(chǔ)器多位翻轉(zhuǎn)可靠性模型分析技術(shù)。存儲(chǔ)器多位翻轉(zhuǎn)事件可以等效為具有更大存儲(chǔ)容量或更低事件到達(dá)率的單粒子翻轉(zhuǎn)事件,但是在輻射環(huán)境中輻射事件產(chǎn)生的錯(cuò)誤交疊和輻射事件的角度等因素對(duì)存儲(chǔ)器可靠性分析結(jié)果影響較大。首先,本文根據(jù)存儲(chǔ)器多位翻轉(zhuǎn)的輻射試驗(yàn)結(jié)果,利用概率統(tǒng)計(jì)和數(shù)學(xué)分析的方法對(duì)上述環(huán)境因素進(jìn)行參數(shù)化建模,提出了存儲(chǔ)器多位翻轉(zhuǎn)的錯(cuò)誤交疊和輻射事件角度的評(píng)估模型。隨后,本文在已有的單粒子翻轉(zhuǎn)輻射事件下存儲(chǔ)器的可靠性模型基礎(chǔ)上，

4、考慮了所建立的輻射環(huán)境參數(shù)后,分別對(duì)采用擦除技術(shù)和未采用擦除技術(shù)下的存儲(chǔ)器可靠性進(jìn)行了分析并給出了存儲(chǔ)器可靠性模型有效的邊界條件,提出了一個(gè)分析結(jié)果更加精確的存儲(chǔ)器可靠性評(píng)估模型。提出的模型在設(shè)計(jì)初期即可對(duì)存儲(chǔ)器在多位翻轉(zhuǎn)影響下的可靠性進(jìn)行快速、有效地的分析。最后,通過(guò)構(gòu)建的多位翻轉(zhuǎn)模擬驗(yàn)證平臺(tái)檢驗(yàn)了提出可靠性模型的有效性。
　　對(duì)低冗余的ECC構(gòu)造優(yōu)化技術(shù)進(jìn)行了研究。ECC的修正能力與其奇偶校驗(yàn)矩陣的構(gòu)成有關(guān),修正能力強(qiáng)的ECC

5、需要更多的冗余位,其奇偶校驗(yàn)矩陣也具有更多的行數(shù)和列數(shù)。本文探索新的錯(cuò)誤修正碼結(jié)構(gòu),利用算法約束對(duì)奇偶校驗(yàn)矩陣的構(gòu)造進(jìn)行改進(jìn)和優(yōu)化,在不增加冗余位的前提下,實(shí)現(xiàn)修正能力的提高?；趥鹘y(tǒng)的單錯(cuò)誤修正、雙錯(cuò)誤探測(cè)(Single Error Correction and Double Error Detection,SEC-DED)碼,本文首先給出了構(gòu)建單錯(cuò)誤修正、雙錯(cuò)誤探測(cè)、相鄰雙錯(cuò)誤修正(Single Error Correction,D

6、ouble Error Detection and Double Adjacent Error Correction,SEC-DED-DAEC)碼奇偶校驗(yàn)矩陣的構(gòu)造規(guī)則,然后在構(gòu)造規(guī)則的基礎(chǔ)上研究低誤碼率的SEC-DED-DAEC碼奇偶校驗(yàn)矩陣的構(gòu)造特點(diǎn)。通過(guò)適當(dāng)?shù)卦黾悠媾夹ｒ?yàn)矩陣列向量的重量、改變奇偶校驗(yàn)矩陣列向量的順序的方式,提出了一種低誤碼率的SEC-DED-DAEC碼,隨后利用偽貪婪搜索算法對(duì)其奇偶校驗(yàn)矩陣進(jìn)行優(yōu)化。最后對(duì)提出的

7、SEC-DED-DAEC碼進(jìn)行了電路實(shí)現(xiàn)和可靠性的分析,結(jié)果表明提出的SEC-DED-DAEC碼的冗余開(kāi)銷(xiāo)基本與傳統(tǒng)的SEC-DED碼相同,其誤碼率低于國(guó)際同類(lèi)文獻(xiàn)的結(jié)果。
　　研究了二維修正碼加固技術(shù)。本文提出了一種可以修正任意寬度多位錯(cuò)誤且硬件開(kāi)銷(xiāo)較低的二維修正碼構(gòu)建方案。首先,把一個(gè)存儲(chǔ)器的字看作一個(gè)二維矩陣的形式,多位錯(cuò)誤探測(cè)碼和奇偶校驗(yàn)碼分別加入到矩陣的每一行和每一列中,從而構(gòu)成了二維修正碼,既保證了存儲(chǔ)器的高修正能力,

8、又不會(huì)過(guò)多地引入硬件冗余。其次,從二維矩陣行數(shù)和列數(shù)的構(gòu)成方式與編碼選取的角度,給出最小化存儲(chǔ)器冗余位的條件。隨后,提出了一種版圖分割法,解決了二維修正碼冗余位出現(xiàn)多位錯(cuò)誤后影響輸出數(shù)據(jù)正確性的問(wèn)題。最后,設(shè)計(jì)并實(shí)現(xiàn)了二維修正碼加固的存儲(chǔ)器系統(tǒng),對(duì)提出的二維修正碼和加固后的存儲(chǔ)器系統(tǒng)進(jìn)行了電路性能和可靠性的分析。模擬結(jié)果表明提出的二維修正碼硬件冗余較低,可以很好地抑制高能空間輻射環(huán)境下出現(xiàn)的多位錯(cuò)誤。
　　對(duì)抗多位翻轉(zhuǎn)故障安全EC

9、C加固技術(shù)進(jìn)行了研究。本文首先研究了具有故障安全能力ECC碼字的構(gòu)造特性,提出了一種新穎的具有故障安全能力的“混合碼”。提出的混合碼利用了碼字的物理布局會(huì)對(duì)多位錯(cuò)誤的間隔起限制作用這一特性,通過(guò)選擇最小重量較低或譯碼級(jí)數(shù)較少的歐氏幾何低密度單奇偶校驗(yàn)(Euclidean Geometry-Low Density Parity Check,EG-LDPC)碼與漢明碼相結(jié)合的方式,達(dá)到對(duì)存儲(chǔ)陣列中的多位錯(cuò)誤和ECC電路中出現(xiàn)的錯(cuò)誤進(jìn)行修正的

10、目的,從而有效地降低了整個(gè)存儲(chǔ)器系統(tǒng)的冗余開(kāi)銷(xiāo)。隨后設(shè)計(jì)了混合碼的編碼器和譯碼器,并提出了一種改進(jìn)的大數(shù)邏輯譯碼算法,此算法可以最小化混合碼中 EG-LDPC部分的譯碼步驟,進(jìn)而降低數(shù)據(jù)存取過(guò)程中的延遲和功耗。最后設(shè)計(jì)了具有故障安全能力的抗多位翻轉(zhuǎn)存儲(chǔ)器系統(tǒng),它既可以修正存儲(chǔ)陣列中的多位錯(cuò)誤又可以修正ECC電路中出現(xiàn)的錯(cuò)誤。設(shè)計(jì)的抗多位翻轉(zhuǎn)故障安全存儲(chǔ)器系統(tǒng)與現(xiàn)有的故障安全方案相比,明顯具有更少的冗余開(kāi)銷(xiāo)和譯碼步驟,具備了一定的實(shí)用價(jià)值