抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器設(shè)計(jì).pdf

1、隨著集成電路的迅猛發(fā)展，制造工藝尺寸進(jìn)入了納米級(jí)，使得集成電路系統(tǒng)越來(lái)越容易受到來(lái)自地面環(huán)境和太空環(huán)境中輻射效應(yīng)特別是單粒子翻轉(zhuǎn)（SEU）的影響。而靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）因其速度快、功耗低等優(yōu)良性能也隨著工業(yè)的發(fā)展而占據(jù)越來(lái)越重要的位置，然而它也是集成電路系統(tǒng)中對(duì)SEU最為敏感的部分，因此業(yè)界也一直在尋找行之有效的SRAM抗輻射加固技術(shù)。
　　本文首先研究分析了SRAM工藝級(jí)加固、版圖級(jí)加固、系統(tǒng)級(jí)加固和電路級(jí)加固方案以及各個(gè)

2、抗SEU加固存儲(chǔ)單元工作機(jī)理?；谀壳凹{米工藝尺寸下這些加固存儲(chǔ)單元鮮有抗多節(jié)點(diǎn)翻轉(zhuǎn)能力，本文最終采用改進(jìn)的DICE單元即TDICE單元設(shè)計(jì)了具有抗多節(jié)點(diǎn)翻轉(zhuǎn)能力的容量為128x8bit的SRAM。本文詳細(xì)研究了TDICE單元的性能及SMIC65nm標(biāo)準(zhǔn)單元庫(kù)的建庫(kù)流程，將TDICE按照標(biāo)單元庫(kù)的設(shè)計(jì)要求設(shè)計(jì)為標(biāo)準(zhǔn)庫(kù)單元，并通過(guò)了驗(yàn)證使其能夠被EDA工具識(shí)別。其次詳細(xì)介紹了SRAM外圍電路的設(shè)計(jì)，并進(jìn)行了各電路的功能仿真驗(yàn)證，然后將各部