版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、鎖相環(huán)路作為頻率和相位同步電路,在現(xiàn)代時鐘電路中起著至關(guān)重要的作用,幾乎所有的高頻時鐘電路當(dāng)中都會用到鎖相環(huán)。傳統(tǒng)的鎖相環(huán)中含有模擬電路,其性能和面積受到模擬電路的限制。隨著數(shù)字電路的快速發(fā)展,全數(shù)字的鎖相環(huán)的應(yīng)用而生。全數(shù)字鎖相環(huán)不僅具有抗干擾能力強、可移植性好、面積小和功耗低等優(yōu)點,且環(huán)路捕獲時間短。
時間數(shù)字轉(zhuǎn)換器是全數(shù)字鎖相環(huán)的一個重要的組成部分,它的性能直接影響著全數(shù)字鎖相環(huán)的性能。時間數(shù)字轉(zhuǎn)換器的分辨率大小決定了數(shù)
2、字鎖相環(huán)的輸出頻率與參考頻率的靠近程度,且其檢測范圍與全數(shù)字鎖相環(huán)的輸出頻率動態(tài)范圍有關(guān)。本文提出了一種新型的時間數(shù)字轉(zhuǎn)換器電路結(jié)構(gòu)--游標環(huán)形時間數(shù)字轉(zhuǎn)換器,該結(jié)構(gòu)解決了時間數(shù)字轉(zhuǎn)換器的分辨率與動態(tài)范圍之間的矛盾。本文設(shè)計的游標環(huán)形時間數(shù)字轉(zhuǎn)換器的分辨為8ps左右,其動態(tài)范圍可以達到無限大。
本文首先介紹了鎖相環(huán)的發(fā)展史和研究現(xiàn)狀,比較了傳統(tǒng)鎖相環(huán)與全數(shù)字鎖相環(huán)的優(yōu)缺點。然后分別詳細闡述了鎖相環(huán)和全數(shù)字鎖相環(huán)的原理、結(jié)構(gòu)和數(shù)
3、學(xué)模型,重點描述了全數(shù)字鎖相環(huán)各個模塊,包括鑒頻鑒相器、時間數(shù)字轉(zhuǎn)換器、數(shù)字環(huán)路濾波器和數(shù)控振蕩器等,分析了他們在電路中的作用,列舉并比較了他們的經(jīng)典結(jié)構(gòu),其中,重點的解釋了游標環(huán)形時間數(shù)字轉(zhuǎn)換器電路的工作原理。最后對本文設(shè)計的全數(shù)字鎖相環(huán)進行詳細描述,包括各個電路模塊的設(shè)計過程和仿真結(jié)果,其中以游標環(huán)形時間數(shù)字轉(zhuǎn)換器的電路為主,給出了其工作原理以及仿真結(jié)果。在文章的最后,本文基于游標環(huán)形時間數(shù)字轉(zhuǎn)換器的設(shè)計過程,簡單闡述了數(shù)字IC電路
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 全數(shù)字鎖相環(huán)設(shè)計
- 全數(shù)字鎖相環(huán)的設(shè)計
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計與研究.pdf
- 智能全數(shù)字鎖相環(huán)的設(shè)計
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計.pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 全數(shù)字鎖相環(huán)電路的設(shè)計與實現(xiàn).pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計
- 全數(shù)字鎖相環(huán)的研究與設(shè)計畢業(yè)設(shè)計
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與應(yīng)用.pdf
- 基于線性增強TDC的全數(shù)字鎖相環(huán)設(shè)計.pdf
- 基于FPGA的新型全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 快速自適應(yīng)全數(shù)字鎖相環(huán)的研究與設(shè)計.pdf
- 2.4ghzcmos全數(shù)字鎖相環(huán)的研究與設(shè)計
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計【文獻綜述】
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計【開題報告】
- FPGA內(nèi)全數(shù)字延時鎖相環(huán)的設(shè)計.pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設(shè)計研究.pdf
- 基于噪聲分析低抖動全數(shù)字鎖相環(huán)設(shè)計.pdf
- 系統(tǒng)芯片中的全數(shù)字鎖相環(huán)設(shè)計.pdf
評論
0/150
提交評論