已閱讀1頁，還剩64頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領
文檔簡介
1、隨著現(xiàn)代集成電路技術的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設計中非常重要的一個部分，所以對鎖相環(huán)的研究具有積極的現(xiàn)實意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)?；旌想娐?，在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問題。因此設計一款與數(shù)字電路兼容的全數(shù)字鎖相環(huán)(ADPLL)很有價值。設計ADPLL可以采用數(shù)字電路設計的流程，即先編寫硬件描述語言，接著進行邏輯綜合，因而ADPLL具有很強的可移植性。
本文在描述鎖相環(huán)基本原理的基礎上，對全數(shù)字鎖相環(huán)中
2、的優(yōu)勢進行了歸納總結，我們得知全數(shù)字鎖相環(huán)的優(yōu)點頗多，由于其具有的數(shù)字特性，ADPLL的捕獲時間也很快，所以ADPLL非常值得我們?nèi)パ芯俊?br> 根據(jù)對鎖相環(huán)電路的分析，確定了鎖相環(huán)的主要部件電路，給出了各個單元電路的設計，以及設定關鍵參數(shù)的程序，結合本設計的一些仿真波形詳細描述了數(shù)字鎖相環(huán)的工作過程。最后，對鎖相環(huán)在FPGA上進行了電路性能上的測試，結果表明所設計的鎖相環(huán)性能較好，符合我們預期的要求。
此外，本文
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的全數(shù)字鎖相環(huán)設計與研究.pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設計與實現(xiàn).pdf
- 基于FPGA的新型全數(shù)字鎖相環(huán)的設計與實現(xiàn).pdf
- FPGA內(nèi)全數(shù)字延時鎖相環(huán)的設計.pdf
- 全數(shù)字鎖相環(huán)的設計
- 全數(shù)字鎖相環(huán)設計
- 應用于十萬門FPGA的全數(shù)字鎖相環(huán)設計.pdf
- 智能全數(shù)字鎖相環(huán)的設計
- 基于TDC的全數(shù)字鎖相環(huán)研究與設計.pdf
- 全數(shù)字鎖相環(huán)電路的設計與實現(xiàn).pdf
- 基于FPGA的數(shù)字鎖相環(huán)設計與實現(xiàn).pdf
- 基于游標環(huán)形的全數(shù)字鎖相環(huán)研究與設計.pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設計
- 基于FPGA的全數(shù)字鎖相環(huán)電機調(diào)速系統(tǒng)研究.pdf
- 應用于SoC的全數(shù)字鎖相環(huán)設計.pdf
- 基于fpga的數(shù)字鎖相環(huán)設計[開題報告]
- 基于線性增強TDC的全數(shù)字鎖相環(huán)設計.pdf
- 三階全數(shù)字鎖相環(huán)技術研究與FPGA設計.pdf
- 全數(shù)字鎖相環(huán)的研究與設計畢業(yè)設計
- 全數(shù)字鎖相環(huán)的vhdl設計【文獻綜述】
評論
0/150
提交評論