版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、作為有史以來發(fā)展最為快速的工業(yè)之一,半導(dǎo)體工業(yè)的進(jìn)步依賴于不斷縮小的特征尺寸以及由此獲得的器件性能的快速提高和芯片集成度的指數(shù)增長(zhǎng)。然而,隨著亞波長(zhǎng)光刻和化學(xué)機(jī)械拋光等復(fù)雜納米工藝的普遍采用,越來越嚴(yán)重的工藝參數(shù)偏差造成了集成電路成品率的快速惡化。這主要是由于嚴(yán)重的工藝偏差將造成芯片中的關(guān)鍵路徑時(shí)延呈現(xiàn)顯著的非高斯隨機(jī)分布,從而造成芯片的時(shí)序失敗概率快速上升。這些時(shí)延的隨機(jī)分布信息可以通過最先進(jìn)的統(tǒng)計(jì)靜態(tài)時(shí)序分析方法,在芯片生產(chǎn)前精確地
2、獲得。但目前還缺乏可以充分利用這些統(tǒng)計(jì)信息的電路優(yōu)化方法和工具,從而造成在芯片設(shè)計(jì)階段依然缺乏有效的方法來改善芯片的成品率。成品率問題已成為集成電路工藝向納米時(shí)代邁進(jìn)中,數(shù)字芯片設(shè)計(jì)的致命性瓶頸問題之一。
本博士論文的工作將針對(duì)成品率的分析和優(yōu)化問題展開研究。研究主要包括以下兩個(gè)方面。第一,提出了一種基于端口移除和稀疏網(wǎng)格的隨機(jī)配置算法和一種基于隨機(jī)配置法的自適應(yīng)算法,實(shí)現(xiàn)對(duì)統(tǒng)計(jì)靜態(tài)時(shí)序分析(SSTA)方法中關(guān)鍵性的求最大
3、值MAX問題的快速求解,并顯著地提高了國際上已有SSTA算法的精度和效率。第二,在國際上首次提出一種可以精確考慮非高斯關(guān)鍵路徑時(shí)延分布的時(shí)鐘偏斜規(guī)劃方法,從而實(shí)現(xiàn)在設(shè)計(jì)階段對(duì)芯片成品率的優(yōu)化。本文在以上兩個(gè)方面的工作中提出以下算法:
1.納米工藝偏差影響下的統(tǒng)計(jì)靜態(tài)時(shí)序分析方法。
(1)為求解統(tǒng)計(jì)靜態(tài)時(shí)序分析中的關(guān)鍵性的求極大值MAX問題,本文提出一種采用基于稀疏網(wǎng)格的隨機(jī)配置算法SSCM(Stochasti
4、c Sparse-grid CollocationMethod)。與目前國際上MAX求解精度最高的基于降維技術(shù)的隨機(jī)Galerkin方法相比,SSCM解決了其計(jì)算精度不穩(wěn)定的問題。其次,SSCM避免了直接張量積配置方法所導(dǎo)致的配置點(diǎn)個(gè)數(shù)隨隨機(jī)參數(shù)個(gè)數(shù)的增加而指數(shù)增長(zhǎng)的問題。與在國際頂級(jí)會(huì)議DAC2005上提出的一種基于矩匹配的算法相比,SSCM有顯著的精度提升。結(jié)合本文提出的端口移除技術(shù),SSCM的運(yùn)算時(shí)間快于上述的各種作為對(duì)照的快速算
5、法,且比10,000次蒙特卡羅算法快最少100倍。
(2)在SSCM算法的基礎(chǔ)上,本文提出了一種自適應(yīng)的MAX快速計(jì)算方法ASCM(Adaptive Stochastic Collocation Method)。通過對(duì)MAX在不同統(tǒng)計(jì)輸入下的非線性特性的分析和分類,ASCM選擇最合適的算法來求解不同非線性程度的MAX,從而可以在算法效率和精度間做最佳權(quán)衡。在ISCAS’85基準(zhǔn)組合邏輯電路上進(jìn)行統(tǒng)計(jì)靜態(tài)時(shí)序分析的結(jié)果顯示,
6、ASCM與國際上已有的基于降維技術(shù)的隨機(jī)Galerkin方法和一種基于矩匹配的MAX逼近算法相比,可以獲得最大10倍的精度提升,且運(yùn)算時(shí)間近似相同。
2.納米工藝偏差影響下,基于時(shí)鐘偏斜規(guī)劃的成品率優(yōu)化方法
(1)在時(shí)鐘偏斜規(guī)劃研究領(lǐng)域,本文在國際上首次提出一種可以精確考慮非高斯關(guān)鍵路徑時(shí)延分布的成品率優(yōu)化問題的描述方法。基于MIN-MAX形式,本文所提出的成品率優(yōu)化問題描述涵蓋了自上世紀(jì)90年代以來,在國際
7、頂級(jí)ICCAD和DAC會(huì)議上提出的相關(guān)領(lǐng)域的大部分已有工作。本文基于所提出的通用描述獲得對(duì)這些已有方法的統(tǒng)計(jì)解釋,并從理論上指出它們的局限性。
(2)此外,本文提出基于最小平衡法的一種通用算法來有效求解所提出的成品率優(yōu)化問題。為了提高算法的效率,本文提出一種基于分段線性插值的反累積分布函數(shù)的快速數(shù)值計(jì)算方法。在ISCAS’89基準(zhǔn)時(shí)序邏輯電路上的測(cè)試表明,本文所提出的方法在成品率優(yōu)化結(jié)果上較已有的兩種在國際上具有代表性的方
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 納米尺度集成電路建模與分析方法研究.pdf
- 集成電路成品率預(yù)測(cè)技術(shù)與面向成品率的設(shè)計(jì).pdf
- 集成電路成品率預(yù)測(cè)技術(shù)研究.pdf
- 集成電路成品率測(cè)試結(jié)構(gòu)自動(dòng)實(shí)現(xiàn)與研究.pdf
- 納米工藝集成電路成品率專用測(cè)試結(jié)構(gòu)設(shè)計(jì)方法研究.pdf
- 集成電路參數(shù)成品率的預(yù)測(cè)與優(yōu)化技術(shù)研究.pdf
- 集成電路軟故障與成品率相關(guān)技術(shù)研究.pdf
- 集成電路功能成品率模型及參數(shù)提取方法的研究.pdf
- 集成電路功能成品率的估計(jì)模型研究.pdf
- 集成電路后端設(shè)計(jì)中半導(dǎo)體芯片的成品率優(yōu)化.pdf
- 集成電路隨機(jī)缺陷成品率預(yù)測(cè)技術(shù)研究.pdf
- 測(cè)試芯片自動(dòng)化設(shè)計(jì)與集成電路成品率提升研究.pdf
- 大規(guī)模集成電路成品率提高-SRAM解析.pdf
- 時(shí)序成品率優(yōu)化與直角多邊形生成方法研究.pdf
- 工藝波動(dòng)對(duì)納米尺度MOS集成電路性能影響模型與相關(guān)方法研究.pdf
- 集成電路互連時(shí)序優(yōu)化算法研究.pdf
- 納米尺寸集成電路設(shè)計(jì)與制造中的建模方法研究.pdf
- 基于代理模型的電路成品率計(jì)算與優(yōu)化研究.pdf
- 深亞微米集成電路的互連建模與時(shí)序優(yōu)化.pdf
- 納米集成電路軟錯(cuò)誤評(píng)估方法研究.pdf
評(píng)論
0/150
提交評(píng)論