一種基于FPGA的180度并行水平分層LDPC譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、通信領(lǐng)域中,移動通信技術(shù)是最具發(fā)展前途的通信方式。隨著用戶對數(shù)據(jù)傳輸業(yè)務(wù)提出更高的要求,在下一代移動通信系統(tǒng)中,在保證信道傳輸?shù)目煽啃院涂旖菪苑矫?有很多編碼技術(shù)有待研究。LDPC(低密度奇偶校驗(yàn)碼)作為一種高性能、低復(fù)雜度的實(shí)用好碼,正受到越來越多人的關(guān)注,并逐漸成為編碼界的研究熱點(diǎn)。
　　本文首先分析了對數(shù)似然比測度的BP譯碼算法、概率測度BP譯碼算法、修正的最小和譯碼算法,并分析他們在FPGA(現(xiàn)場可編程門陣列)上實(shí)現(xiàn)復(fù)雜度

2、,最終選擇采用了修正的最小和譯碼算法對后續(xù)的譯碼器結(jié)構(gòu)進(jìn)行設(shè)計(jì)。
　　接著根據(jù)碼長為18360,碼率為0.83的碼字結(jié)構(gòu),設(shè)計(jì)了一種采用了基于近似下三角矩陣的有效編碼算法的編碼器結(jié)構(gòu)。編碼器中,按照編碼流程依次存儲了輸入信息位和編碼產(chǎn)生的中間變量,并使用ROM預(yù)置了它們的讀寫地址和子矩陣的偏移量大小,使得整個(gè)編碼的邏輯操作只有循環(huán)移位和異或的操作,簡化了整個(gè)編碼過程。
　　然后根據(jù)擴(kuò)展因子為180的準(zhǔn)循環(huán)矩陣,并結(jié)合修正的最

3、小和譯碼算法,設(shè)計(jì)了一種并行度為180的水平分層譯碼結(jié)構(gòu)。譯碼器在提升數(shù)據(jù)吞吐率方面作了兩點(diǎn)改進(jìn),首先,整個(gè)譯碼器采用了四個(gè)譯碼內(nèi)核并行操作,在充分利用FPGA資源的基礎(chǔ)上，提高了四倍的數(shù)據(jù)吞吐率;此外,在單個(gè)譯碼內(nèi)核中,利用存儲器可配置的特點(diǎn),實(shí)現(xiàn)了兩幀碼字穿插譯碼,即譯碼內(nèi)核在對一幀碼字的校驗(yàn)節(jié)點(diǎn)更新的同時(shí),對另一幀碼字的變量節(jié)點(diǎn)進(jìn)行更新,提高了兩倍的數(shù)據(jù)吞吐率;然后,對傳統(tǒng)的桶形移位寄存器的設(shè)計(jì)作了優(yōu)化,通過存儲校驗(yàn)矩陣的水平各層