QC-LDPC部分并行譯碼器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、LDPC碼是由Gallager于1962年提出的一種基于稀疏校驗(yàn)矩陣的線性分組碼，具有逼近香農(nóng)限的良好譯碼性能。但通常采用“隨機(jī)法”構(gòu)造的LDPC碼在硬件實(shí)現(xiàn)上，需要耗費(fèi)較大的硬件資源。研究具有準(zhǔn)循環(huán)結(jié)構(gòu)的QC-LDPC碼，將就如何減少資源占用做出有效的探索。 在FPGA實(shí)現(xiàn)平臺(tái)上，確定Qc-LDPC譯碼器的合理的實(shí)現(xiàn)方案，以盡可能的減少資源的占用，是本論文的中心內(nèi)容所在。在簡(jiǎn)單介紹了OC-LDPC碼定義、構(gòu)造方法、譯碼性能等相

2、關(guān)理論之后，論文列舉了BP譯碼算法及在此基礎(chǔ)上發(fā)展而來(lái)的幾種BP-based譯碼算法。從硬件實(shí)現(xiàn)角度對(duì)幾種算法進(jìn)行了討論，提出了性能損失較小、實(shí)現(xiàn)復(fù)雜度卻能較大降低的經(jīng)過(guò)修正的。UMP BP-based譯碼算法。 論文分析比較了完全串行、完全并行、部分并行三種譯碼器硬件實(shí)現(xiàn)架構(gòu)。最終，選擇了部分并行架構(gòu)，達(dá)到了譯碼器數(shù)據(jù)吞吐率和資源占用二者的平衡。同時(shí)，根據(jù)QC-LDPC碼校驗(yàn)矩陣由多個(gè)準(zhǔn)循環(huán)方陣組成的特點(diǎn)，確定了部分并行架構(gòu)中

3、并行度的大小。 在功能模塊單元的實(shí)現(xiàn)過(guò)程中，論文還創(chuàng)造性的提出了一種基于“指針”的搜索最小次小值的方法。與經(jīng)典方法逐級(jí)比較的“流水線”結(jié)構(gòu)不同，新方法引入了軟件編程中“指針”的概念，將軟件思想融入了硬件實(shí)現(xiàn)中。對(duì)于采用BP-based譯碼算法的LDPc譯碼器硬件實(shí)現(xiàn)，特別是碼長(zhǎng)較長(zhǎng)及校驗(yàn)矩陣行重較大的情況下，基于“指針”方法有著重大的意義。 設(shè)計(jì)完成的QC-LDPC譯碼器，數(shù)據(jù)吞吐率達(dá)到了9.375Mbps，硬件資源耗費(fèi)