QC-LDPC碼的編譯碼器FPGA實(shí)現(xiàn)及其在協(xié)作通信中的應(yīng)用.pdf

1、1963年Gallager博士論文中的LDPC碼擁有接近香農(nóng)極限的優(yōu)異性能,但限于當(dāng)時(shí)硬件技術(shù)的限制,沒有得到足夠的重視。自1996年被Mackay、Spielman和Wiberg同時(shí)“再發(fā)現(xiàn)”以來,受到了學(xué)術(shù)界和應(yīng)用界的廣泛關(guān)注,掀起了信道編碼界的研究熱潮。伴隨著現(xiàn)在硬件技術(shù)的發(fā)展,LDPC碼已經(jīng)被廣泛應(yīng)用于第四代移動通信系統(tǒng)、衛(wèi)星通信、網(wǎng)絡(luò)編碼協(xié)作通信系統(tǒng)、CMMB等通信系統(tǒng)中。
　　關(guān)于 LDPC碼的硬件實(shí)現(xiàn)研究也取得了巨大

2、的發(fā)展,但是無論是編碼器的部分迭代編碼算法還是譯碼器的串行結(jié)構(gòu)和完全并行結(jié)構(gòu)都有著其自身的缺陷。QC-LDPC碼作為LDPC碼的一個(gè)子類,有其自身的特性。利用QC-LDPC碼的準(zhǔn)循環(huán)特性,有關(guān)學(xué)者和專家研究出了基于SRAA結(jié)構(gòu)的編碼器,并基于TPMP譯碼算法提出了分層譯碼算法及其譯碼器結(jié)構(gòu),大大降低了對硬件資源的消耗,并保持了性能的優(yōu)勢。
　　本文首先在線性分組碼的基礎(chǔ)上介紹了 LDPC碼的基礎(chǔ)理論,并重點(diǎn)詳細(xì)研究了基于有限域構(gòu)造

3、的QC-LDPC碼。
　　然后詳細(xì)闡述了 LDPC碼的各種編碼方法以及譯碼方法,并對各種譯碼方法的性能作了軟件仿真和對比,確定了兩種基于最小和算法的修正因子。最終選擇了基于歸一化最小和算法的分層譯碼算法作為硬件實(shí)現(xiàn)的算法,采用7bits量化來處理數(shù)據(jù)。
　　接著研究了基于有限域加群構(gòu)造的QC-LDPC碼,并通過特殊的構(gòu)造方法構(gòu)造出滿秩的QC-LDPC碼并將之應(yīng)用于編碼中繼協(xié)作通信系統(tǒng)的源節(jié)點(diǎn)和中繼節(jié)點(diǎn)處,并由此構(gòu)成了總體校驗(yàn)

4、矩陣,導(dǎo)出了雙層Tanner圖,目的節(jié)點(diǎn)處采用基于雙層Tanner圖的聯(lián)合迭代譯碼算法。仿真和對比了各種理想和非理想?yún)f(xié)作通信系統(tǒng)的性能。
　　最后,基于Quartus II軟件,利用verilog HDL語言在Altera公司的EP3SE260F1517C2器件上實(shí)現(xiàn)了QC-LDPC碼編譯碼器的布局布線以及綜合優(yōu)化。使用Modelsim進(jìn)行了仿真測試。編碼器在工作頻率70MHz的情況下,吞吐率可達(dá)到139.45 Mbps。譯碼器在