LDPC碼迭代譯碼器的FPGA實現(xiàn).pdf

1、LDPC(Low Density Parity Check)碼是Gallager于1962年發(fā)現(xiàn)的一種基于稀疏校驗矩陣的分組碼，它是繼Turbo碼后在糾錯編碼領域的又一重大進展，在碼長很長的情況下可以達到逼近Shannon限的性能。
　　 本文主要對LDPC碼的譯碼算法和譯碼器的硬件實現(xiàn)進行了深入的研究。
　　 本文首先簡述了數(shù)字通信系統(tǒng)和信道編碼理論的基礎知識，簡要介紹了LDPC碼的發(fā)展歷史和研究現(xiàn)狀。接著介紹了LDP

2、C碼的基本原理、構造方法以及編碼方法。然后重點介紹LDPC碼的軟判決譯碼方法，給出了BP算法的兩種表現(xiàn)形式即概率域下的BP算法、對數(shù)域下的LLRBP算法。為了簡化運算復雜度，基于LLR BP算法給出了兩種簡化譯碼算法：UMP BP-Based算法和Normalized BP-Based算法。對上述幾種譯碼算法進行了算法復雜度分析和性能仿真對比，仿真結果表明Normalized BP-Based算法是最適合硬件實現(xiàn)的。通過仿真分析了信噪比

3、、碼長、迭代譯碼次數(shù)以及碼率對譯碼性能的影響。
　　 最后，本文討論了LDPC碼譯碼器的FPGA硬件實現(xiàn)，分析了常用的三種譯碼器的硬件結構。利用非規(guī)則準循環(huán)矩陣的特性，采用Normalized BP-Based算法，實現(xiàn)了部分并行結構的譯碼器。首先給出譯碼器的整體結構設計，接著分別對譯碼器的主要子功能模塊：時序控制模塊、存儲模塊以及譯碼信息處理模塊(CNU和VNU處理單元)進行了結構設計，并在FPGA上進行了邏輯綜合和時序仿真，