通用16位CPU設(shè)計與仿真測試.pdf

1、隨著信息技術(shù)的發(fā)展,電子系統(tǒng)在各行各業(yè)中均得到了廣泛的應(yīng)用,研究和掌握其處理核心CPU的設(shè)計技術(shù)成為當代科技的必然主題。
　　 本文基于現(xiàn)代EDA技術(shù),以Altera公司生產(chǎn)的StratixⅢ系列的型號為EP3SL34F1760C4的FPGA芯片作為目標器件,用Verilog HDL作為硬件描述語言完成一個通用16位CPU的設(shè)計和仿真測試。
　　 在本文的各個階段分別使用了相應(yīng)的EDA設(shè)計工具-Altera公司的Quar

2、tusⅡ集成開發(fā)環(huán)境和Mentor Graphics公司的仿真工具Modelsim,分別進行各模塊或整體系統(tǒng)的網(wǎng)表生成和仿真測試。
　　 本文采用RISC指令系統(tǒng)進行通用16位CPU指令的設(shè)計,通過簡化指令系統(tǒng)使CPU的結(jié)構(gòu)更加簡單合理,從而提高運算速度;同時采用RISC指令系統(tǒng)設(shè)計了常用的32條操作指令,基本能直接或間接地執(zhí)行關(guān)于CPU的各項操作:并對組成通用CPU的常規(guī)模塊進行設(shè)計和仿真;除了對常規(guī)模塊的設(shè)計,本文還加入了整

3、型乘除法和浮點運算專用模塊,加入該專用模塊的意義在于:能夠提高乘除法運算和浮點運算的效率,同時減輕了CPU的運算負擔,從而節(jié)省CPU時間。
　　 本文的另一個內(nèi)容是仿照IEEE754標準設(shè)計了16位浮點數(shù)的格式,并對此格式浮點數(shù)進行四則運算的設(shè)計和仿真,這樣做是因為現(xiàn)實中自定義格式數(shù)的情況經(jīng)常發(fā)生,直接用通用CPU進行處理必然會發(fā)生不可預(yù)想的錯誤,這時可以將特殊功能模塊與CPU進行連接以達到對自定義數(shù)的專業(yè)處理。