8位CPU軟核設(shè)計(jì)與應(yīng)用研究.pdf

1、隨著集成電路制造工藝的發(fā)展，芯片設(shè)計(jì)已進(jìn)入SoC階段，即可以把一個(gè)完整的應(yīng)用系統(tǒng)集成到單個(gè)芯片中，使得設(shè)計(jì)復(fù)雜性大為提高，由此也產(chǎn)生了新的設(shè)計(jì)方法學(xué)。SoC設(shè)計(jì)涉及多方面的學(xué)科領(lǐng)域，如計(jì)算機(jī)體系結(jié)構(gòu)、嵌入式軟件、IP設(shè)計(jì)復(fù)用等。由于SoC設(shè)計(jì)是基于IP復(fù)用的設(shè)計(jì)，IP核的設(shè)計(jì)和使用方法顯得尤為重要，設(shè)計(jì)時(shí)要著重考慮II的可復(fù)用性和設(shè)計(jì)標(biāo)準(zhǔn)化。 8位單片機(jī)具有簡(jiǎn)單、高效、可靠等特點(diǎn)，因此自誕生以來(lái)，就一直在工控、通信等領(lǐng)域被廣泛使

2、用。單片機(jī)的結(jié)構(gòu)、速度、功耗等在20多年間也有了較大的改進(jìn)，指令集也有了很大的發(fā)展，出現(xiàn)了基于RISC指令集的單片機(jī)，簡(jiǎn)化了內(nèi)部硬件指令譯碼的過(guò)程。以8位單片機(jī)為原型的8位CPU IP核也在SoC中有著廣泛的應(yīng)用前景，對(duì)于簡(jiǎn)單或不需進(jìn)行復(fù)雜運(yùn)算的SoC，8位CPU的IP核可以作為主運(yùn)算和控制單元，完成數(shù)據(jù)的傳輸和運(yùn)算；而對(duì)于復(fù)雜的SoC，8位CPU的IP核可作為數(shù)據(jù)傳輸、模塊通信控制等應(yīng)用。 本文選擇以8位CPU軟核的設(shè)計(jì)和應(yīng)用

3、為對(duì)象，研究了IP核設(shè)計(jì)以及SoC設(shè)計(jì)的基本理論與方法。論文的研究是基于項(xiàng)目80C51軟核的設(shè)計(jì)與應(yīng)用研究，該軟核與MCS-51指令集兼容。項(xiàng)目進(jìn)程中對(duì)該軟核進(jìn)行了改進(jìn)和完善的驗(yàn)證。類似于單片機(jī)最小系統(tǒng)，作為軟核的應(yīng)用建立了片上心率系統(tǒng)，系統(tǒng)的開(kāi)發(fā)涉及軟件、硬件和驗(yàn)證等多個(gè)方面，具備了SoC開(kāi)發(fā)的基本特點(diǎn)。該片上系統(tǒng)已經(jīng)過(guò)FPGA平臺(tái)驗(yàn)證并采用IBM 0.18um工藝流片。 本文首先介紹了SoC中的架構(gòu)設(shè)計(jì)，概述了SoC中的軟硬

4、件結(jié)構(gòu)，包括處理器、片上總線等等。然后結(jié)合ASIC設(shè)計(jì)方法對(duì)RTL設(shè)計(jì)、邏輯綜合方法進(jìn)行了較為深入的研究，同時(shí)對(duì)CPU的設(shè)計(jì)方法進(jìn)行了一定的研究。最后通過(guò)研究生階段的項(xiàng)目80C51軟核的設(shè)計(jì)及應(yīng)用說(shuō)明了IC設(shè)計(jì)的流程及8位CPIJ軟核的設(shè)計(jì)與應(yīng)用。 本論文的主要研究結(jié)果為： 1、深入研究了當(dāng)前IC前端設(shè)計(jì)的方法，包括RTL設(shè)計(jì)、邏輯綜合和驗(yàn)證等。 2、研究了8位CPU軟核的設(shè)計(jì)方法。 3、詳細(xì)研究了80C