2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩124頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、加速度傳感器是微型慣性組合測量系統(tǒng)的核心器件。采用微機械加工技術制作的加速度傳感器廣泛應用于導航系統(tǒng)、自動控制、汽車、地震測量、軍事和空間系統(tǒng)等方面。加速度傳感器種類多樣,其中壓阻式加速度傳感器具有體積小、頻率范圍寬、測量加速度的范圍大、直接輸出電壓信號、接口電路簡單、適合大批量生產,與標準IC工藝兼容等特點。本課題研究基于nc-Si∶H TFTs的加速度傳感器,為納米硅薄膜在傳感器領域進一步應用以及傳感器高靈敏度、小型化和多功能化研究

2、奠定基礎。主要內容包括:
  1.基于nc-Si∶H TFTs的加速度傳感器基本結構與工作原理
  采用CMOS工藝在自由端帶有質量塊的懸臂梁根部制作四個納米硅薄膜晶體管(nc-Si∶H TFTs),形成惠斯通電橋結構,其中兩個nc-Si∶H TFTs沿<011>晶向制作,而另外兩個nc-Si∶H TFTs沿<011>晶向制作,以實現(xiàn)基于nc-Si∶H TFTs的加速度傳感器。在外加加速度作用下,懸臂梁受到彎矩作用而發(fā)生彎曲

3、。由于懸臂梁根部受應力作用,在根部制作的四個nc-Si∶H TFTs溝道等效電阻的阻值將發(fā)生變化,沿<011>晶向制作的兩個nc-Si∶H TFTs溝道電阻的相對變化量是正值,而沿<011>晶向制作的兩個nc-Si∶H TFTs溝道電阻的相對變化量是負值,使得惠斯通電橋兩臂不平衡,產生輸出電壓,從而將非電量信號加速度轉換為電信號輸出。針對基于nc-Si∶H TFTs的加速度傳感器工作過程中懸臂梁根部nc-Si TFTs所受應力作用,根據(jù)

4、壓阻理論從外加壓力P=0和P≠0兩方面對I-V特性進行詳述。
  2.基于nc-Si∶H TFTs的加速度傳感器仿真研究、芯片設計、制作和封裝
  為了研究nc-Si∶H TFTs的特性并實現(xiàn)高性能基于nc-Si∶H TFTs的加速度傳感器設計制作,通過仿真軟件SILVACO和ANSYS分別對nc-Si∶H TFT和加速度傳感器進行仿真研究。當nc-Si∶H TFT的溝道長度縮小到10μm,采用ATLAS建立二維仿真模型,根

5、據(jù)熱載流子能量平衡輸運原理,在VGS=3V、6V和9V條件下,nc-Si∶H TFT仿真模型的IDS-VDS特性出現(xiàn)負阻現(xiàn)象。通過柵氧化層與納米硅薄膜界面處的載流子復合率、平行于溝道表面方向的橫向電場強度和沿納米硅薄膜與柵氧化層界面處的縱向電場強度分布分析在夾斷區(qū)內熱載流子輸運對負阻特性的影響。利用有限元仿真工具ANSYS,建立加速度傳感器有限元模型,該芯片尺寸為10mm×10mm×500μm(厚),懸臂梁的尺寸為6000μm(長)×1

6、500μm(寬)×62μm(厚)。對加速度傳感器靜態(tài)分析表明在距離懸臂梁根部150μm處δXX和δYY達到最大值,選擇壓阻效應最大區(qū)域,確定由4個nc-Si∶H TFTs構成的惠斯通電橋結構的最佳位置,優(yōu)化基于nc-Si∶H TFTs的加速度傳感器芯片設計,以求加速度傳感器性能的最佳條件。在靜態(tài)分析的基礎上,對有限元仿真模型進行模態(tài)分析以及諧響應特性分析,從而實現(xiàn)高靈敏度加速度傳感器的制作。
  在仿真研究的基礎上,詳細論述基于n

7、c-Si∶H TFTs的加速度傳感器設計、制作工藝和芯片封裝。在n型<100>晶向高阻(ρ>100Ω·cm)單晶硅襯底上,采用CMOS工藝在懸臂梁根部制作四個長寬比L/W=80μm/40μm的nc-Si∶H TFTs,構成惠斯通電橋結構,其中兩個nc-Si∶H TFTs沿<011>晶向制作,而另外兩個nc-Si∶H TFTs沿<011>晶向制作。采用ICP刻蝕的方法制作長和寬分別為6000μm和1500μm的懸臂梁,并形成位于懸臂梁自由

8、端的質量塊,從而實現(xiàn)基于nc-Si∶H TFTs的加速度傳感器制作,芯片面積為10mm×10mm。
  3.加速度傳感器輸出信號的存儲電路
  為實現(xiàn)基于nc-Si∶H TFTs的加速度傳感器輸出信號的數(shù)字化存儲,本課題進一步探討加速度傳感器模數(shù)轉換及存儲問題。設計并制作了基于雙穩(wěn)態(tài)電阻開關ITO/PVK/Al的1T-1R一位存儲單元電路,提出傳感器數(shù)字化存儲的新技術方案。在加速度傳感器模數(shù)轉換的基礎上,采用非共軛聚合物材料

9、聚乙烯咔唑(poly(N-vinylcarbazole),PVK)納米膜作為存儲層,研究雙穩(wěn)態(tài)電阻開關ITO/PVK/Al以及n-MOSFET與雙穩(wěn)態(tài)電阻開關ITO/PVK/Al組成的1T-1R一位存儲單元電路特性。采用存儲材料PVK所制作的ITO/PVK/Al表現(xiàn)出非揮發(fā)雙穩(wěn)態(tài)電阻開關特性,開啟電壓為-1V,ON/OFF電流開關比接近104。在常溫下,由該有機電阻開關與n-MOSFET組成的一位存儲單元電路在104s的編程時間里,具有

10、較高的穩(wěn)定性,提出基于有機存儲材料實現(xiàn)加速度傳感器輸出數(shù)據(jù)數(shù)字化存儲的可行性方案,為實現(xiàn)壓阻式加速度傳感器輸出從模擬信號到數(shù)字信號的數(shù)據(jù)存儲奠定基礎。
  4.基于nc-Si∶H TFTs的加速度傳感器特性研究
  采用XRD、拉曼光譜、AFM和SEM對LPCVD法制備的納米硅薄膜進行表征。并對采用該方法制備的L/W=80μm/40μm、L/W=160μm/40μm和L/W=240μm/40μm的nc-Si∶H TFT s進

11、行IDS-VDS特性測試。在基于nc-Si∶H TFTs的加速度傳感器頻率特性測試中,對于納米硅薄膜厚度達到90nm的加速度傳感器,懸臂梁厚度由62μm增加到160μm導致加速度傳感器共振頻率由458.72Hz增加到1054.06Hz;對于懸臂梁厚度為160μm的基于nc-Si∶H TFTs的加速度傳感器,隨著質量塊質量的增加,共振頻率由1054.06Hz減小到458.71Hz,但輸入與輸出信號之間產生1.08ms的延遲;加速度傳感器的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論