基于IP核測試的測試生成研究與仿真設(shè)計.pdf

1、隨著半導(dǎo)體工藝的發(fā)展和設(shè)計水平的提高，芯片設(shè)計業(yè)進入了系統(tǒng)級芯片時代，大量地運用預(yù)先設(shè)計好的標(biāo)準(zhǔn)IP模塊來構(gòu)建SOC芯片的方法逐漸成為系統(tǒng)設(shè)計的主流。如此規(guī)模巨大的大規(guī)模集成電路和大規(guī)模的內(nèi)嵌IP核，使芯片制造故障也會隨之提高，這就對系統(tǒng)芯片測試提出了更高的要求。一方面需要更加精準(zhǔn)的時序控制，另一方面還需要花費更長的芯片測試時間，這都會導(dǎo)致測試成本的提高。當(dāng)前SOC芯片內(nèi)部大量地采用IP核，由于IP的使用、授權(quán)、保護等限制措施也會給測試

2、帶來更多的挑戰(zhàn)，使得SOC中復(fù)用IP核的測試成為限制IC設(shè)計發(fā)展的瓶頸問題。
　　 本文在深入研究數(shù)字系統(tǒng)測試生成理論及測試數(shù)據(jù)壓縮技術(shù)的基礎(chǔ)上，以ISCAS85和89系列電路中C6288和S344等為IP核，利用PODEM測試生成算法得到C6288的測試向量；利用Golomb編碼的測試數(shù)據(jù)壓縮技術(shù)對C6288的測試向量進行壓縮得到壓縮后的測試碼。在此基礎(chǔ)上提出了基于IEEE P1500標(biāo)準(zhǔn)測試殼的設(shè)計理論為基礎(chǔ)，實現(xiàn)由IP核的

3、測試信息到SOC測試信息的轉(zhuǎn)換的“向量映射”算法，進而得到SOC測試的有效測試向量，并以ISCAS89基準(zhǔn)電路中的S344電路為例進行了詳細(xì)的講述。最后實現(xiàn)了基于FPGA技術(shù)的測試平臺及仿真測試模型的設(shè)計，通過TAP主控制器的邏輯控制，實現(xiàn)了對C6288測試激勵與響應(yīng)壓縮數(shù)據(jù)的驗證。從仿真和實際測試的結(jié)果來看：測試方法正確，測試系統(tǒng)的軟硬件設(shè)計達到了預(yù)定的設(shè)計目標(biāo)，各項指標(biāo)基本符合嵌入式核測試復(fù)用的各項要求。只要加以改進，就可以達到實用