已閱讀1頁，還剩50頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路工藝尺寸的不斷縮小,電路的工作電壓也相應(yīng)的降低。0.18μm工藝的標準CMOS集成電路工作電壓為1.8V,而90nm工藝,工作電壓則降到1V。在這一背景下,基于CMOS工藝下的各種低壓模擬電路受到了人們的廣泛關(guān)注。電壓基準源作為一個重要的基本模塊被廣泛應(yīng)用于各種模擬電路和系統(tǒng)中,特別是低壓電壓基準源已經(jīng)成為目前集成電路技術(shù)中一個熱門的研究領(lǐng)域。本文設(shè)計及仿真驗證了一種改進后的低壓電壓基準源,首先對傳統(tǒng)電路進行了分析及驗證,得
2、出偏置電流的性能好壞會對整體低壓電壓基準源產(chǎn)生較大影響,需要對偏置電流進行改進的結(jié)論。其次,利用工作于亞閾值區(qū)MOS管柵源電壓的溫度特性,在原有電路基礎(chǔ)上,對電路進行了改進,提高了電路性能。在chartered 0.35um工藝下,通過Hspice實現(xiàn)了電路仿真。與原電路相比較,該仿真結(jié)果顯示,輸出電壓波動(在1.3V-3.3V變化)由2.832mV提高至0.856mV,溫度變化(-25℃至125℃)由83.3ppm/℃提高至51.3p
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低壓低溫漂CMOS基準電壓源的設(shè)計.pdf
- 一種基于LDO帶隙基準電壓源的設(shè)計與實現(xiàn).pdf
- 基于65納米CMOS工藝基準電壓電流源的設(shè)計.pdf
- 低壓低功耗CMOS帶隙基準電壓源設(shè)計.pdf
- 低壓帶隙基準源的設(shè)計.pdf
- 高精度基準電壓源的設(shè)計.pdf
- 高速高精度PipelineADC中基準電壓源的設(shè)計.pdf
- 低壓低功耗cmos帶隙基準電壓源的設(shè)計與仿真
- cmos課程設(shè)計報告--低壓cmos帶隙電壓基準源設(shè)計
- 基于CMOS工藝的低壓基準源設(shè)計.pdf
- CMOS帶隙基準電壓源的設(shè)計.pdf
- 高速高精度pipelineadc中基準電壓源的設(shè)計(1)
- 2.5vcmos基準電壓源的設(shè)計
- CMOS集成基準電壓源設(shè)計.pdf
- 工頻交流基準電壓源設(shè)計.pdf
- 選擇最佳的電壓基準源
- 1.8v高階溫度補償?shù)碾妷弘娏骰鶞试吹脑O(shè)計和研究
- 納米工藝下低壓低功耗高精度電壓基準源的研究與設(shè)計.pdf
- 全CMOS基準電壓源的設(shè)計與研究.pdf
- 高精度電壓基準源的設(shè)計及分析.pdf
評論
0/150
提交評論