高速LVDS收發(fā)器的研究與設(shè)計(jì).pdf

1、低壓差分信號(hào)LVDS（Low Voltage Differential Signal）是一種用于高速信號(hào)傳輸?shù)膰?guó)際通用接口標(biāo)準(zhǔn)。LVDS 因具有高速度、低功耗、低噪聲、低成本等優(yōu)點(diǎn)，在解決高速數(shù)據(jù)傳輸這個(gè)瓶頸問題上得到了廣泛的應(yīng)用。而隨著信息技術(shù)的飛速發(fā)展，對(duì)更高數(shù)據(jù)率和長(zhǎng)距離傳輸?shù)囊笠苍絹碓矫黠@。因此如何實(shí)現(xiàn)Gbps的數(shù)據(jù)率和幾十米的傳輸距離成了LVDS 傳輸?shù)囊粋€(gè)新的技術(shù)難點(diǎn)和研究熱點(diǎn)。 在這樣的背景下，本項(xiàng)目對(duì)數(shù)據(jù)率2G

2、bps、傳輸距離達(dá)10m的LVDS 收發(fā)器進(jìn)行了研究設(shè)計(jì)。項(xiàng)目的目的是設(shè)計(jì)一個(gè)內(nèi)置PLL和帶隙的符合以上要求的LVDS 收發(fā)器芯片。 本文對(duì)其驅(qū)動(dòng)器和接收器進(jìn)行了深入的研究。在驅(qū)動(dòng)器電路設(shè)計(jì)中使用共模反饋保證其差模輸出電平符合LVDS 標(biāo)準(zhǔn)；在偏置電路部分采用一種高穩(wěn)定性CMOS工藝的帶隙基準(zhǔn)電壓源電路，并引入CMOS工藝的低壓降線性穩(wěn)壓器給芯片提供穩(wěn)定標(biāo)準(zhǔn)電源；接收器部分的前端電路設(shè)計(jì)中，本文在分析信號(hào)的傳輸特性基礎(chǔ)上深入地研