SiC基VDMOS器件UIS應力退化機理及壽命模型研究.pdf

1、碳化硅(Silicon Carbide，SiC)基縱向雙擴散金屬氧化物半導體晶體管(VDMOS)具有高阻斷電壓和工作頻率及低導通電阻和開關損耗等優(yōu)點，已被應用于各類功率轉換系統(tǒng)。非鉗位感性負載下的開關過程(Unclamped Inductive Switching，UIS)是VDMOS在系統(tǒng)應用中經常承受的極端電應力情況，長期UIS應力極易造成器件電學參數發(fā)生嚴重退化，這已成為影響器件使用壽命的重要因素。因此，迫切需要對SiC基VDMO

2、S器件UIS應力下的退化機理和壽命模型展開深入研究。
　　本文基于T-CAD仿真平臺和I/V測試系統(tǒng)，并借助電荷泵(Charge Pumping，CP)和電容-電壓特性(C-V)等退化表征方法，首先研究了SiC基VDMOS器件在重復UIS應力下電學參數的退化機理，研究結果表明，熱空穴注入JFET區(qū)上方的柵氧化層導致應力過程中器件的閡值電壓下降、反向漏電流增加，同時還造成了導通電阻在應力初期降低，但隨著應力時間的增加，在金屬疲勞和外

3、延層堆疊層錯的影響下導通電阻最終增加;然后，詳細分析了不同UIS應力條件（包括器件結溫、UIS峰值電流以及外圍電路參數等）對器件電學參數退化的影響，進而提出了多階柵氧結構、帶P-well結構及帶P-top結構的三種高UIS應力可靠性SiC基VDMOS器件;最后，基于上述退化研究結果，建立了器件閾值電壓和導通電阻在UIS應力下的壽命預測模型。
　　驗證結果顯示，本文所建立的SiC基VDMOS器件在UIS應力下的壽命模型能夠較準確地預