時(shí)間交織ADC數(shù)字校正算法的研究與開發(fā).pdf

1、隨著IC產(chǎn)業(yè)的快速發(fā)展和數(shù)字技術(shù)在信號處理、存儲、傳輸?shù)阮I(lǐng)域的廣泛運(yùn)用，作為真實(shí)世界與數(shù)字世界橋梁的模數(shù)轉(zhuǎn)換器（ADC）日益成為國內(nèi)外相關(guān)機(jī)構(gòu)的研究熱點(diǎn)。然而，受制于集成電路設(shè)計(jì)與制造水平，單一通道ADC的性能經(jīng)過一段的時(shí)期高速提升已經(jīng)接近發(fā)展瓶頸。時(shí)間交織模數(shù)轉(zhuǎn)換器(time-interleaved ADC)使用多個(gè)子 ADC同時(shí)工作，并交替輸出轉(zhuǎn)換結(jié)果，從而在不增加設(shè)計(jì)難度的情況下成倍提高系統(tǒng)的轉(zhuǎn)換速率，為突破ADC性能的發(fā)展瓶頸提

2、供了有效方法。
　　然而，包括失調(diào)失配、增益失配和采樣時(shí)鐘偏移等通道間失配嚴(yán)重影響了時(shí)間交織ADC的性能。本文詳細(xì)研究了TIADC中上述三種誤差的產(chǎn)生、對系統(tǒng)性能的影響及頻譜上的體現(xiàn)。在分析對比現(xiàn)有的誤差校正方法之后，根據(jù)通道間失調(diào)失配、增益失配和采樣時(shí)鐘偏移三種非理想因素的統(tǒng)計(jì)規(guī)律，提出了自適應(yīng)的數(shù)字后臺校正算法。然后使用 simulink建模與仿真驗(yàn)證了算法的有效性，并使用verilog硬件描述語言完成了校正系統(tǒng)的代碼設(shè)計(jì)與仿