一種采用新型時間交織技術(shù)ADC的設(shè)計.pdf

1、模擬數(shù)字轉(zhuǎn)換器（ADC）是用于集成電路，溝通模擬信號與數(shù)字信號的關(guān)鍵電路。隨著數(shù)字集成電路的不斷發(fā)展，各種信號處理都在數(shù)字電路中進(jìn)行，迫切需求速度更快、精度更高的ADC，使之將模擬信號轉(zhuǎn)換為數(shù)字信號。目前，ADC的種類繁多，用于不同精度，速度的工作環(huán)境。隨著人們對環(huán)境的不斷探索，必須不斷的開發(fā)出更高速、更低功耗的ADC以適應(yīng)集成電路的需要。采用時間交織技術(shù)的ADC結(jié)構(gòu)作為一種新型的ADC電路結(jié)構(gòu)為提高電路的采樣速率，降低單個ADC電路的

2、性能要求發(fā)揮著重要作用，但是這種電路同時要求高的時鐘匹配和精度，多通道ADC又有較大的功耗。然而，在性能至上的今天，研究和設(shè)計多通道時間交織型ADC結(jié)構(gòu)越來越成為一種主流趨勢。
　　本文設(shè)計一種新型的時間交織結(jié)構(gòu)采樣保持電路的折疊插值模數(shù)轉(zhuǎn)換器，在滿足精度要求的情況下此種結(jié)構(gòu)可以交替多通道采樣，提高采樣速度，極大的提高了ADC的性能。其中，采樣保持電路采用了4×2結(jié)構(gòu)的兩級8通道結(jié)構(gòu)，大大降低了每個通道ADC的設(shè)計難度。采保電路中

3、使用柵壓自舉開關(guān)，提高采樣保持電路的線性度。預(yù)放大器第一級采用四輸入的全差分結(jié)構(gòu)來減小系統(tǒng)噪聲，第二級采用全差分的結(jié)構(gòu)用以增大預(yù)放大器電路的放大倍數(shù)。預(yù)放大器網(wǎng)絡(luò)中運(yùn)用了插值技術(shù)和均值網(wǎng)絡(luò)技術(shù)來提高系統(tǒng)的性能，通過對預(yù)放大器網(wǎng)的分析調(diào)整邊界電阻，以滿足電路精度要求。折疊插值電路需要考慮的為速度、功耗和增益的折中。而高速比較器則需要選取合適的結(jié)構(gòu)，以滿足精度、速度的要求。數(shù)字模塊還有編碼器和接口部分的工作，高速情況下合適的輸出接口電路對電