一種用于數(shù)字電源的延遲環(huán)ADC設(shè)計.pdf

1、數(shù)字電源單芯片(System on Chip，SoC)技術(shù)因其高精度、高靈活性、可編程、易集成等諸多優(yōu)點，逐漸成為高性能電源管理模塊的必然選擇。數(shù)字電源控制模塊一般由三個部分組成：模數(shù)轉(zhuǎn)換器、離散時間補償器和數(shù)字脈寬調(diào)制器。其中模數(shù)轉(zhuǎn)換器(Analog to DigitalConverter，ADC)的精度直接決定了整個系統(tǒng)的穩(wěn)壓精度，同時，ADC的速度、功耗、誤差等參數(shù)指標也對整個電源系統(tǒng)的性能有著重要影響。而大部分常見的A/D轉(zhuǎn)換器

2、無法在速度、精度、功耗、誤差等方面做到兼顧，制約了高頻開關(guān)電源數(shù)字控制器性價比的提高。因此，如何設(shè)計一種適用于數(shù)字電源控制器的A/D轉(zhuǎn)換器，具有非常重要的意義。
　　 本文設(shè)計了一種適用于數(shù)字電源的改進型延遲環(huán)ADC，基于基本延遲線、延遲環(huán)ADC的原理和特點，進行改進和創(chuàng)新。本設(shè)計采用中芯國際O．13μmCMOS混合信號工藝進行設(shè)計，芯片仿真結(jié)果表明，所設(shè)計的ADC最高可以達到50MHz的采樣速率，量化范圍為0．9V～1．4V，