版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、隨著電子信息技術的進步,無線通信技術的應用領域不斷拓寬。高頻信號經(jīng)過低噪運放、混頻器、濾波器等后,要被轉(zhuǎn)換成數(shù)字信號供后續(xù)處理。作為模擬信號和數(shù)字信號之間的橋梁,一個好的模數(shù)轉(zhuǎn)換器(ADC)模塊是至關重要的。本文設計并實現(xiàn)了一款10-bit,1MS/s采樣率的逐次逼近型模數(shù)轉(zhuǎn)換器電路,該電路采用電容-電阻混合模式,具有低功耗的特點,可應用于射頻無線載波通信領域。
本研究根據(jù)常用ADC結(jié)構對比,考慮到低功耗、高精度、小面積的要求
2、,ADC采用C-R混合結(jié)構。高6位MSB采用電荷按比例縮放,低4位LSB采用電壓按比例縮放。為了有效對抗噪聲、干擾,還采用全差分的對稱結(jié)構。在低位電壓式的設計中,沒有使用常用的3-8譯碼器,減少了開關過多對精度的影響。LSB的電壓式接法不使用溫度計編碼,而使用一種漸進式的接法。此外,全差分的分壓式接法一般有兩條電阻串,本文只用一條電阻串,是犧牲權重來減小功耗。比較器的差分輸入端,被交替施加兩組采樣電壓。逐次逼近邏輯的核心是二進制搜索算法
3、,能夠根據(jù)上一位的比較器輸出結(jié)果,控制對應開關開閉,完成比較器兩端的采樣電壓的逐次逼近。比較器輸出的編碼,經(jīng)過數(shù)字邏輯電路處理,作為AD C模塊的輸出編碼。完成了一個混合式10bits SAR ADC從電路設計到流片的設計過程展示。得到的ADC采用0.18μm工藝,可工作在16MHz時鐘下,輸入信號范圍1-500KHz,轉(zhuǎn)換速度1MS/s,前仿DNL=±0.2LSB,INL=±0.5LSB。在輸入為200KHz條件下, SNR=60.8
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 一種低功耗SAR ADC的設計.pdf
- 一種16位SAR ADC的設計.pdf
- 一種帶數(shù)字校準電路的10位SAR-ADC設計.pdf
- 一種10位逐次逼近ADC的設計.pdf
- 一種應用于RFID的低功耗SAR ADC的設計.pdf
- 一種基于SAR ADC的低功耗動態(tài)比較器研究.pdf
- 一種12位低功耗SAR ADC的研究與實現(xiàn).pdf
- 一種10位逐次逼近型ADC的研究與設計.pdf
- 一種2-bit-cycle的高速低功耗SAR ADC的研究與設計.pdf
- 一種CMOS 12-bit 125ksps全差分SAR ADC.pdf
- 10bit超低功耗SAR ADC設計.pdf
- 一種采用新型時間交織技術ADC的設計.pdf
- 一種用于數(shù)字電源的延遲環(huán)ADC設計.pdf
- 一種可配置Pipeline ADC系統(tǒng)設計與研究.pdf
- 一種用于UHF RFID溫度標簽的10位CMOS Sigma-Delta ADC設計.pdf
- 嵌入式多通路10位SAR ADC設計.pdf
- 一種嵌入式16位音頻∑-ΔADC的設計.pdf
- 一種高速低功耗流水線ADC的設計.pdf
- 一種用于無線通信系統(tǒng)的折疊ADC設計.pdf
- 10-bit高精度低功耗SAR ADC設計研究.pdf
評論
0/150
提交評論