一種低壓高速的流水線型ADC數(shù)字校正系統(tǒng)的研究與實(shí)現(xiàn).pdf

1、現(xiàn)代社會正處于一個(gè)數(shù)字信息飛速膨脹的時(shí)代，將連續(xù)的模擬信號轉(zhuǎn)化為數(shù)字信號的接口模擬-數(shù)字轉(zhuǎn)換器（ADC）應(yīng)用越來越廣泛，復(fù)雜的應(yīng)用場合對ADC性能的要求也日益提高。流水線型ADC憑借其可實(shí)現(xiàn)的中高速速度和中高精度分辨率，在中高速ADC應(yīng)用場合使用最普遍，同時(shí)也最受廣大學(xué)者和工程師的青睞。鑒于流水線型ADC功耗較大的劣勢和采樣保持電路消耗功率最大的特點(diǎn)，設(shè)計(jì)無采保的流水線型ADC已成為ADC高速低功耗應(yīng)用中的迫切需求。
　　首先，本

2、文從流水線型ADC工作的基本原理入手，建立了流水線型ADC的數(shù)學(xué)模型，并詳細(xì)分析了 ADC中存在的各種誤差源和相應(yīng)的影響。運(yùn)用 Matlab軟件，對一種10位500 MSPS無采保的流水線型ADC進(jìn)行了行為級建模，針對級電路中存在的電容失配誤差和增益誤差，提出了前臺校正技術(shù)和后臺校正技術(shù)相結(jié)合的數(shù)字校正算法，并進(jìn)行了行為級驗(yàn)證。行為級仿真結(jié)果顯示，校正算法能夠有效地提升流水線型 ADC的動(dòng)態(tài)范圍和噪聲性能，有效精度可以提升大約3 Bit

3、s。
　　然后，本文運(yùn)用VHDL硬件語言，將已經(jīng)通過行為級驗(yàn)證的校正算法，轉(zhuǎn)換成可綜合的RTL（寄存器）級數(shù)字電路，并運(yùn)用Modelsim軟件對代碼進(jìn)行了仿真和驗(yàn)證。仿真結(jié)果顯示，所有的待校正的誤差均存在校正過程，并且最終的校正值在合理范圍之內(nèi)。
　　最后，基于0.13μm標(biāo)準(zhǔn)CMOS工藝，依據(jù)數(shù)字集成電路設(shè)計(jì)的流程，運(yùn)用Design Complier和Encounter等EDA設(shè)計(jì)工具，將校正算法轉(zhuǎn)換為物理可實(shí)現(xiàn)的數(shù)字版圖