高速高精度流水線ADC設計與研究.pdf

1、模數(shù)轉(zhuǎn)換器廣泛應用在無線通信中，就當前的發(fā)展趨勢來看，社會對于高性能的ADC提出了更大的需求，高速高精度的應用變得越來越普遍以及重要。更有甚者希望設計一種RF ADC取代傳統(tǒng)的前端接收網(wǎng)絡，直接采樣射頻信號，這從目前的發(fā)展來看并不是神話。工藝的進步固然是件好事，數(shù)字處理芯片可以以更快更低的功耗完成計算存儲等任務，可是高性能模擬電路的設計卻遇到了很大挑戰(zhàn)，加上模擬電路的性能需要以功耗面積為代價，應用環(huán)境受到限制。目前的ADC依靠強大的數(shù)字

2、校準來輔助完成轉(zhuǎn)換任務，是大勢所趨。
　　本篇文章通過理論分析和仿真驗證，針對流水線ADC前兩級電路的設計優(yōu)化，實現(xiàn)16bit、100M的高速高精度流水線ADC，并嘗試在無采樣保持結(jié)構(gòu)情況下實現(xiàn)雙通道時間交疊流水線模數(shù)轉(zhuǎn)換器的可行性。主要從以下四個方面討論分析：
　　（1）系統(tǒng)結(jié)構(gòu)方面。采用一種低功耗的SHA-less結(jié)構(gòu)，與傳統(tǒng)采樣保持結(jié)構(gòu)相比，節(jié)省了功耗的同時又貢獻較少的噪聲，并分析提出辦法解決新架構(gòu)會出現(xiàn)的問題。針對噪

3、聲和功耗，首先分析誤差主要來源，以模塊為單位逐個分析并根據(jù)性能指標推算基礎模塊所需實現(xiàn)的性能，最后提出一種噪聲功耗的分析方法。
　　（2）模擬電路方面。設計了高性能的bootstrapped采樣開關(guān)、運算放大器和動態(tài)比較器，并創(chuàng)新提出了一種低抖動的時鐘驅(qū)動器，該模塊可以調(diào)整輸入時鐘的占空比至50％。運放結(jié)構(gòu)的選擇中通過各自優(yōu)缺點的分析后決定使用兩級米勒補償結(jié)構(gòu)，并采用了gain-boosting增益提升技術(shù)。比較器方面進行微小改進

4、使之能有更快的響應速度。低抖動的時鐘驅(qū)動器為了滿足高速的應用場合，優(yōu)化clock jitter，同時在后面添加純數(shù)字的占空比穩(wěn)定電路，具有極低的建立時間，用來提升時間裕度，保證ADC有更好性能和可靠性。
　?。?）數(shù)字校準方面。利用 Matlab建模仿真，通過分析并建立誤差模型實現(xiàn)典型的dithering技術(shù)對于流水線 ADC第一級的增益誤差和電容不匹配的校準。
　?。?）嘗試采用雙通道的時間交疊技術(shù)進行提速，對于無采樣保持