FPGA代價(jià)資源辨識(shí).pdf

1、可編程邏輯器件FPGA具有設(shè)計(jì)靈活、工作效率高、開(kāi)發(fā)周期短、研發(fā)成本低等特點(diǎn)，目前已被廣泛的應(yīng)用于航天航空等眾多領(lǐng)域中。在FPGA的項(xiàng)目設(shè)計(jì)中，需要衡量整個(gè)設(shè)計(jì)的性能，本文用代價(jià)開(kāi)銷表示其性能。FPGA大型設(shè)計(jì)是由各個(gè)功能模塊之間進(jìn)行自頂向下層次化、結(jié)構(gòu)化的設(shè)計(jì)組成的，所以對(duì)功能模塊的分析和研究成為估算整個(gè)設(shè)計(jì)的代價(jià)的一個(gè)方向。本文的主要研究成果如下：
　　1．介紹了FPGA代價(jià)的三個(gè)要素的概念，即面積、工作速度和功耗，并分析出了

2、各自的影響因素，建立了各自的模型。這樣便可以通過(guò)估算一個(gè)功能模塊的資源開(kāi)銷情況，進(jìn)而估算整個(gè)功能模塊的代價(jià)三要素的值。本文工作的優(yōu)點(diǎn)是找出了一個(gè)通用的估算模型，無(wú)需實(shí)際的設(shè)計(jì)文件，適用性比較強(qiáng)，提高了工作效率。
　　2．針對(duì)XC4VSX55型號(hào)FPGA芯片進(jìn)行分析，重點(diǎn)研究了功耗建模過(guò)程，尤其是提出了一種結(jié)合學(xué)習(xí)率自適應(yīng)調(diào)整與LM算法的BP神經(jīng)網(wǎng)絡(luò)算法。具體的實(shí)現(xiàn)過(guò)程如下，首先通過(guò)Xilinx公司提供的功耗估算工具XPower E

3、stimator獲取輸入輸出量，即樣本數(shù)據(jù)，然后對(duì)樣本數(shù)據(jù)進(jìn)行BP神經(jīng)網(wǎng)絡(luò)的訓(xùn)練過(guò)程，利用BP神經(jīng)網(wǎng)路的權(quán)值和閾值實(shí)現(xiàn)隱形表達(dá)估算因素間的內(nèi)在聯(lián)系，最后獲取功耗的模型。
　　3．對(duì)于大型且復(fù)雜的FPGA設(shè)計(jì)來(lái)說(shuō)，通常需要在ISE開(kāi)發(fā)工具的GUI界面上進(jìn)行反復(fù)不斷的調(diào)試，而頻繁的鼠標(biāo)點(diǎn)擊界面過(guò)程勢(shì)必會(huì)大大增加資源的浪費(fèi)，增加設(shè)計(jì)和調(diào)試時(shí)間，降低整個(gè)項(xiàng)目設(shè)計(jì)的效率。本文在Linux平臺(tái)下對(duì)多個(gè)功能模塊的VHDL源文件進(jìn)行處理，通過(guò)C語(yǔ)

4、言自動(dòng)化編程實(shí)現(xiàn)ISE命令行方式的調(diào)用工作，完成ISE的GUI界面下相同的操作，即綜合、映射以及布局布線等過(guò)程；然后利用代價(jià)三個(gè)要素的模型獲取各個(gè)要素的值。這種后臺(tái)調(diào)用ISE工具的方式能夠降低調(diào)試過(guò)程的繁瑣性和復(fù)雜度，既保證了工程設(shè)計(jì)的準(zhǔn)確性，又提高了設(shè)計(jì)的效率，使整個(gè)設(shè)計(jì)過(guò)程更加方便快捷。
　　4．在Linux平臺(tái)下實(shí)現(xiàn)ISE的命令行方式，充分利用了Linux的優(yōu)勢(shì)，即源代碼開(kāi)放、運(yùn)行維護(hù)的成本低、運(yùn)行速度快、效能好等，將Lin