FPGA資源動(dòng)態(tài)重構(gòu)及低功耗研究.pdf

1、隨著可編程邏輯門陣列(FPGA，F(xiàn)ield Programmanle Gate Array)應(yīng)用的不斷普及，便攜式設(shè)備和無(wú)線設(shè)備的涌現(xiàn)，過(guò)去對(duì)于FPGA主要關(guān)心的速度、單片容量、費(fèi)用以及可靠性等，現(xiàn)在對(duì)于低功耗FPGA的需求，與速度、容量、費(fèi)用等到了一樣的高度，成為FPGA設(shè)計(jì)者和使用者主要關(guān)心的問(wèn)題之一。 功耗分析和優(yōu)化是FPGA低功耗分析的兩大主要問(wèn)題。功耗分析主要關(guān)心如何準(zhǔn)確估計(jì)設(shè)計(jì)過(guò)程中的能量消耗，確保設(shè)計(jì)不違反設(shè)計(jì)要求

2、的功耗指標(biāo)，關(guān)于VLSI功耗估計(jì)方法和 EDA工具較多，本文是針對(duì)可編程邏輯而有所不同，本文主要研究FPGA的靜態(tài)重構(gòu)和動(dòng)態(tài)重構(gòu)的功耗問(wèn)題，以及FPGA布局布線的面積利用率提高而間接對(duì)功耗的影響。 本文的主要工作如下： 首先分析了CMOS電路功耗的組成和相應(yīng)的功耗模型，總結(jié)了功耗估計(jì)的靜態(tài)方法和動(dòng)態(tài)方法。 其次，分析了FPGA架構(gòu)，動(dòng)態(tài)可重構(gòu)機(jī)理。利用傳統(tǒng)模擬退火算法對(duì)FPGA進(jìn)行布線軌道分布的研究，利用布線軌道

3、在FPGA內(nèi)部的不同分布，考察對(duì)于FPGA實(shí)現(xiàn)邏輯占用面積的影響，來(lái)達(dá)到低功耗的目的。 第三，將先進(jìn)的FPGA結(jié)構(gòu)與高效的低功耗方法結(jié)合起來(lái)，經(jīng)過(guò)分析和實(shí)踐，建立電容模型，再成功利用統(tǒng)計(jì)方法，實(shí)現(xiàn)FPGA資源重構(gòu)的低功耗估算方法。設(shè)計(jì)人員可以根據(jù)估計(jì)結(jié)果，修改設(shè)計(jì)。通過(guò)設(shè)計(jì)專門的利于降低功耗的電路模塊，以減小電路的功耗。 第四，通過(guò)對(duì)于FPGA資源動(dòng)態(tài)重構(gòu)的分析，修改對(duì)于靜態(tài)使用FPGA重構(gòu)低功耗估算框架模型，提出一種適