折疊插值A(chǔ)-D轉(zhuǎn)換器校準(zhǔn)技術(shù)的研究與實(shí)現(xiàn).pdf

1、在數(shù)字示波器、軟件無(wú)線(xiàn)電技術(shù)、雷達(dá)系統(tǒng)等應(yīng)用場(chǎng)合，電子系統(tǒng)的工作頻率已達(dá)GHz水平。作為電子系統(tǒng)的核心模塊，ADC的速度精度性能已經(jīng)成為其整機(jī)性能提升的瓶頸。在A(yíng)DC的眾多實(shí)現(xiàn)結(jié)構(gòu)中，折疊插值結(jié)構(gòu)在實(shí)現(xiàn)超高速、高精度方面具有良好的潛力，但是由于采用了許多開(kāi)環(huán)模塊，精度指標(biāo)對(duì)工藝偏差十分敏感，因此必須引入校準(zhǔn)技術(shù)對(duì)誤差和非理想因素進(jìn)行檢測(cè)和補(bǔ)償，保證高精度性能的實(shí)現(xiàn)，這將是本文的核心議題。
　　本文首先對(duì)折疊插值A(chǔ)DC及其校準(zhǔn)技術(shù)的

2、研究現(xiàn)狀進(jìn)行了詳細(xì)的調(diào)研，明確了折疊插值結(jié)構(gòu)的潛力和校準(zhǔn)技術(shù)在其高性能實(shí)現(xiàn)方面的必要性，根據(jù)指標(biāo)要求，采用了一種雙通道時(shí)間交織級(jí)聯(lián)流水折疊插值架構(gòu)。再次，根據(jù)提出的架構(gòu)，分析了存在于通道內(nèi)的誤差和通道間的誤差，針對(duì)這些誤差，研究了現(xiàn)有的各種校準(zhǔn)技術(shù)，以及信號(hào)完整性問(wèn)題，為本論文ADC校準(zhǔn)方案和校準(zhǔn)電路的設(shè)計(jì)做好了技術(shù)的積累。
　　最后，針對(duì)通道內(nèi)的失調(diào)失配誤差，設(shè)計(jì)了基于電流舵DAC的校準(zhǔn)電路和相應(yīng)的前臺(tái)自校準(zhǔn)方案及流程，消除了工

3、藝偏差帶來(lái)的過(guò)零點(diǎn)偏移對(duì)ADC精度的影響;針對(duì)通道間采樣時(shí)間失配誤差，巧妙地將誤差的校準(zhǔn)問(wèn)題轉(zhuǎn)變?yōu)檎伎毡葯z測(cè)問(wèn)題，并設(shè)計(jì)了基于連續(xù)時(shí)間積分器的自校準(zhǔn)電路，降低了采樣時(shí)間失配誤差對(duì)ADC動(dòng)態(tài)性能的影響;為應(yīng)對(duì)芯片輸入信號(hào)完整性問(wèn)題，將阻抗匹配電阻內(nèi)置于芯片中，并設(shè)計(jì)阻抗修調(diào)電路以保證其精度。
　　本文基于TSMC0.18um CMOS工藝設(shè)計(jì)了針對(duì)10bit2GSPs ADC各個(gè)校準(zhǔn)電路，并利用Cadence Spectre進(jìn)行電路