2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩68頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、隨著A/D轉(zhuǎn)換器的應用越來越廣泛,高速A/D轉(zhuǎn)換器的研究越來越受到重視。在眾多A/D轉(zhuǎn)換器電路結(jié)構(gòu)中,折疊內(nèi)插結(jié)構(gòu)具有高速、低功耗、面積小及易與數(shù)字工藝兼容等優(yōu)點。本論文對用于無線局域網(wǎng)的8位、200MS/s轉(zhuǎn)換速率的折疊內(nèi)插A/D轉(zhuǎn)換器進行了設計。
   所設計的8位折疊內(nèi)插A/D轉(zhuǎn)換器的總體結(jié)構(gòu)分粗量化和細量化兩部分。粗量化器采用Flash結(jié)構(gòu)產(chǎn)生高4位,細量化采用兩級折疊內(nèi)插結(jié)構(gòu)產(chǎn)生低4位。論文詳細分析了折疊內(nèi)插A/D轉(zhuǎn)換

2、器的各個組成模塊,并對各個模塊進行了電路級設計與優(yōu)化,包括采樣保持電路、預放大器、折疊內(nèi)插電路、比較器、差分基準產(chǎn)生電路、時鐘產(chǎn)生電路、編碼電路、數(shù)字校正與同步輸出電路等。仿真結(jié)果表明,各個單元電路均滿足了系統(tǒng)性能的要求。
   采用SMIC0.18μm1P6M CMOS工藝,對所設計的高速A/D轉(zhuǎn)換器進行了版圖設計,并進行了仿真驗證。靜態(tài)特性仿真結(jié)果表明,所設計的A/D轉(zhuǎn)換器沒有失碼,微分非線性誤差(DNL)的最大值為0.51

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論