12位CMOS流水線(xiàn)型A-D轉(zhuǎn)換器的設(shè)計(jì).pdf

1、隨著新一代無(wú)線(xiàn)通信技術(shù)的廣泛應(yīng)用，通信系統(tǒng)對(duì)模數(shù)（A/D）轉(zhuǎn)換器的要求越來(lái)越高，流水線(xiàn)（Pipelined）A/D轉(zhuǎn)換器由于能兼顧精度和速度的要求而成為高性能ADC設(shè)計(jì)實(shí)現(xiàn)方案的較好選擇。
　　本論文基于0.13μm CMOS工藝庫(kù)，設(shè)計(jì)了一款電源電壓為1.2 V，采樣速率為200MSPS，分辨率為12位的流水線(xiàn)A/D轉(zhuǎn)換器。因?yàn)楦叩牟蓸铀俾蕦?duì)前端采樣保持（S/H）電路設(shè)計(jì)實(shí)現(xiàn)提出很高的要求，增大了實(shí)現(xiàn)難度，所以本設(shè)計(jì)采用了無(wú)前端

2、S/H電路的結(jié)構(gòu)。同時(shí)本設(shè)計(jì)采用低增益運(yùn)算放大器，并采用16級(jí)流水線(xiàn)結(jié)合數(shù)字校正技術(shù)來(lái)補(bǔ)償級(jí)間增益從而達(dá)到12位的精度。其中前15級(jí)流水為1.5位/級(jí)結(jié)構(gòu)，最后一級(jí)為1位的flash A/D轉(zhuǎn)換器。本文采用盲均衡算法（BLMS）來(lái)實(shí)現(xiàn)電容失配、級(jí)間增益誤差和運(yùn)放非線(xiàn)性的數(shù)字校正。
　　本文著重于模擬電路中MDAC的設(shè)計(jì)。由于本電路無(wú)前端S/H電路，所以在第一級(jí)流水線(xiàn)中要對(duì)MDAC和sub-ADC進(jìn)行匹配，以便兩者采到同樣的信號(hào)值。

3、流水線(xiàn)子級(jí)采樣1.5位/級(jí)結(jié)構(gòu)，能有效地消除由比較器失調(diào)帶來(lái)的誤差。在乘法型數(shù)模轉(zhuǎn)換器（MDAC）的結(jié)構(gòu)選擇方面，考慮到電荷重分配型結(jié)構(gòu)中電容失配對(duì)輸入電壓和參考電壓的影響相同，故采用電荷重分配型結(jié)構(gòu),這樣可以減少LMS狀態(tài)機(jī)中的自適應(yīng)系數(shù)和降低數(shù)字校正電路的復(fù)雜度。對(duì)于采樣開(kāi)關(guān)，采用了具有高線(xiàn)性度、低導(dǎo)通電阻的柵壓自舉（bootstrap）開(kāi)關(guān)，同時(shí)，為了抑制溝道電荷注入和時(shí)鐘饋通所帶來(lái)的誤差，設(shè)計(jì)采用了底極板采樣技術(shù)。
　　對(duì)