雙通道流水線型10位嵌入式A-D轉(zhuǎn)換器的分析與設(shè)計.pdf

1、本論文的目標(biāo)是設(shè)計一種雙通道10位，每級1.5位，采樣速率為20Msps的流水線型結(jié)構(gòu)A/D轉(zhuǎn)換器。 隨著計算機(jī)技術(shù)、信號處理技術(shù)、微電子技術(shù)的快速發(fā)展，數(shù)字集成電路的迅猛發(fā)展帶來了前所未有的高復(fù)雜信號的處理能力，而模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)是信號數(shù)字化處理的關(guān)鍵接口部件，它的性能優(yōu)劣直接影響和制約整個電子系統(tǒng)的品質(zhì)，因此，設(shè)計一個合乎要求的A/D轉(zhuǎn)換器，對于系統(tǒng)整體性能的實現(xiàn)起到至關(guān)重要的作用。如何實現(xiàn)高速、高精度流水線型A/

2、D轉(zhuǎn)換器仍然是近年來人們關(guān)注的熱點。 本論文在充分文獻(xiàn)調(diào)研的基礎(chǔ)上，首先比較了各種不同類型的模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)和優(yōu)缺點，從比較的結(jié)果看出流水線型結(jié)構(gòu)ADC適合于從幾Msps到100Msps采樣速率，其復(fù)雜性隨分辨率的增加只是線性增加，具有高速度、高精度、低功耗的特點。所以確定流水線結(jié)構(gòu)A/D轉(zhuǎn)換器作為本論文研究重點，從而構(gòu)架出A/D轉(zhuǎn)換器的系統(tǒng)結(jié)構(gòu)，并且引入誤差進(jìn)行系統(tǒng)仿真，可以直觀地看出這些誤差對系統(tǒng)性能的影響，得出了系統(tǒng)對于誤

3、差的容忍范圍。 根據(jù)電路功能將A/D轉(zhuǎn)換器劃分為放大器電路、級間余量增益電路、電壓比較電路、子DAC單元電路、誤差糾錯單元及輔助電路等模塊，采用CSMC(無錫上華)0.6μm CMOS雙多晶雙金屬工藝模型對這些模塊和系統(tǒng)進(jìn)行電路的設(shè)計和仿真。在傳統(tǒng)的1.5位/級流水線結(jié)構(gòu)ADC的基礎(chǔ)上，對系統(tǒng)結(jié)構(gòu)進(jìn)行了優(yōu)化改進(jìn)。改進(jìn)后的系統(tǒng)前八級都采用相同的單元結(jié)構(gòu)，使得設(shè)計更加模塊化，而最后一級僅需要一個精度要求不高的比較器，卻可以對第八級進(jìn)