8位高速折疊插值A(chǔ)-D轉(zhuǎn)換器的研究與設(shè)計.pdf

1、無線網(wǎng)絡(luò)、信息通訊等高速信號處理領(lǐng)域?qū)DC的速度和精度的要求越來越高。折疊插值A(chǔ)DC繼承了Flash ADC高速度的特點，同時粗細量化同步進行的工作模式極大地減少了比較器的個數(shù)，因而減小了系統(tǒng)的面積和功耗開銷，成為高速ADC的研究熱點，因此設(shè)計一種高性能的折疊插值A(chǔ)DC具有重要的理論意義和實際應(yīng)用價值。
　　本文首先對折疊插值A(chǔ)DC的工作原理進行了闡述，介紹了粗量化通道和細量化通道協(xié)同工作的過程，并分別對折疊技術(shù)和插值技術(shù)的基本

2、原理和電路結(jié)構(gòu)作了詳細說明。從系統(tǒng)速度、精度、面積和功耗開銷等方面綜合考慮，本設(shè)計最終采用的是3位粗量化和5位細量化的結(jié)構(gòu)，并選用差分對折疊結(jié)構(gòu)和電壓插值結(jié)構(gòu)。其次，通過對傳統(tǒng)單級折疊插值A(chǔ)DC結(jié)構(gòu)中存在的非理想因素進行分析，并給出相對應(yīng)的解決方案，最終采用兩級級聯(lián)的結(jié)構(gòu)以緩解非理想效應(yīng)的影響，并通過Simulink建立系統(tǒng)理想模型，驗證了兩級級聯(lián)結(jié)構(gòu)折疊插值A(chǔ)DC的可行性。在理想模型的基礎(chǔ)上，分析了關(guān)鍵模塊的參數(shù)選取對整體系統(tǒng)性能的影

3、響，指導(dǎo)實際電路的設(shè)計。最后，在原理分析和系統(tǒng)級建模的基礎(chǔ)上，對折疊插值A(chǔ)DC的關(guān)鍵電路進行了設(shè)計仿真，包括:前端預(yù)放大電路，并分析了預(yù)放大器對于參考電壓電阻網(wǎng)絡(luò)的負載效應(yīng);折疊器、插值電路、比較器等電路設(shè)計。采用3*3級聯(lián)的折疊電路在實現(xiàn)大的折疊系數(shù)的同時，有效降低了對折疊電路帶寬的要求;電壓插值電路通過采用兩級低插值系數(shù)的電阻插值結(jié)構(gòu)，改善過零點偏移的問題，從而提高系統(tǒng)的線性度;位同步電路保證了粗量化和細量化信號的同步輸出，以消除錯