鎖相環(huán)BIST測試電路設計.pdf

1、隨著集成電路的發(fā)展，鎖相環(huán)作為典型的數(shù)?；旌闲盘栯娐繁粦糜诒姸囝I域，鎖相環(huán)的測試對芯片可靠性影響巨大。因此，對鎖相環(huán)測試技術的研究變得至關重要。傳統(tǒng)鎖相環(huán)功能測試存在過度依賴外部測試資源、容易引入干擾噪聲、測試不全面以及測試開銷大等一系列問題，已經(jīng)不能滿足量產測試要求。
　　本文基于內建自測試(Built-in Self-test，BIST)技術，設計了一種面向故障的(fault-oriented test，F(xiàn)OT)的基于循環(huán)冗

2、余校驗(Cyclical Redundancy Check，CRC)的鎖相環(huán)CRC-BIST測試電路，該電路可以實現(xiàn)指定故障模型的較高故障覆蓋率，有效降低測試成本，并且對鎖相環(huán)性能影響較小。鎖相環(huán)CRC-BIST測試電路主要包括FOT測試控制電路和FOT故障檢測電路兩部分。FOT測試控制電路由脈沖寬度檢測電路、鎖定狀態(tài)判斷電路以及分頻數(shù)變化檢測電路構成，通過實時檢測鎖相環(huán)鑒頻鑒相器輸出信號之間的相位差準確判斷鎖相環(huán)的鎖定狀態(tài)，然后根據(jù)鎖

3、相環(huán)的鎖定狀態(tài)控制FOT故障檢測，實現(xiàn)鎖相環(huán)在線BIST測試。FOT故障檢測電路主要由故障信息捕獲電路、CRC校驗碼生成電路和CRC校驗碼比較電路構成。鎖相環(huán)的環(huán)路特性使得任意對電路傳輸關系產生影響的故障響應都能在鎖相環(huán)輸出時鐘上體現(xiàn)出來，因此FOT故障檢測電路中的故障信息捕獲電路通過采集鎖相環(huán)時鐘信號實現(xiàn)對故障信息的捕獲;為了實現(xiàn)高故障覆蓋率選擇具有強檢錯能力的編碼技術——CRC編碼技術實現(xiàn)故障檢測;最后利用CRC校驗碼比較電路將故障

4、檢測結果以簡單的數(shù)字形式輸出。
　　本文選擇一個自主設計的全數(shù)字鎖相環(huán)作為被測電路，該鎖相環(huán)基于SMIC130nm工藝，可以實現(xiàn)的最高工作頻率是600MHz。實驗數(shù)據(jù)表明:鎖相環(huán)CRC-BIST測試電路可以實現(xiàn)約97.21％的故障覆蓋率，同傳統(tǒng)的鎖相環(huán)FOT測試技術相比，故障覆蓋率提高了約4.02％;另外鎖相環(huán)CRC-BIST測試電路面積占鎖相環(huán)面積的13.16％。最后分析了鎖相環(huán)CRC-BIST測試電路對鎖相環(huán)性能的影響:(1)