嵌入式目標(biāo)跟蹤系統(tǒng)的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩75頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、嵌入式目標(biāo)跟蹤系統(tǒng)以其可靠、便攜等優(yōu)點，廣泛應(yīng)用于軍事制導(dǎo)、智能交通、機器人、公共安全等領(lǐng)域。國內(nèi)外對目標(biāo)跟蹤開展了廣泛的研究，并成為機器視覺的一大熱門研究方向。隨著FPGA、DSP和ARM芯片的蓬勃發(fā)展，目標(biāo)跟蹤系統(tǒng)逐漸由PC端向嵌入式平臺轉(zhuǎn)移。
　　本文致力于設(shè)計一款嵌入式目標(biāo)跟蹤系統(tǒng)來處理標(biāo)清模擬視頻。對多種架構(gòu)方案進行調(diào)研，選用FPGA+DSP的架構(gòu)進行板卡設(shè)計。芯片選型上，選用相對成熟的CycloneⅢ系列EP3C16Q

2、240C8N和TI達芬奇系列TMS320DM6437。
　　針對應(yīng)用需求，完成板卡原理圖設(shè)計、PCB圖設(shè)計以及對各模塊進行測試驗證。詳細地講述PCB布局布線時信號完整性、電源完整性方面的考慮，其中DDR2部分高速走線是整個PCB設(shè)計的重點難點。
　　完成DSP及FPGA相關(guān)嵌入式軟件設(shè)計，闡述了DSP的啟動加載技術(shù)、DSP/BIOS嵌入式系統(tǒng)、PSP設(shè)備驅(qū)動、FPGA相關(guān)模塊的驅(qū)動設(shè)計以及DSP與FPGA接口設(shè)計;完成基于R

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論