Spice兼容的MOSFET電離輻照模型研究.pdf

1、半導(dǎo)體擁有其他材料無(wú)法替代的優(yōu)越性，但是能對(duì)其性能產(chǎn)生影響的因素也不同于影響其它材料的普通因素，例如空間環(huán)境中的各種射線（x射線、γ射線等）。輻照會(huì)在半導(dǎo)體材料中引入額外電荷，這些額外電荷會(huì)對(duì)半導(dǎo)體材料器件的性能產(chǎn)生不可逆轉(zhuǎn)影響，因此對(duì)器件輻照性能的研究就變得勢(shì)在必行。
　　本文主要研究對(duì)象是NMOS晶體管的總劑量輻照效應(yīng)，對(duì)NMOS隔離場(chǎng)氧化層中引入的額外電荷和由此造成的泄漏電流進(jìn)行了準(zhǔn)確建模。并且實(shí)現(xiàn)了與現(xiàn)有電路仿真工藝相兼容

2、，能夠在電路仿真環(huán)境下引入NMOS的輻照效應(yīng)。首先，對(duì)氧化層中電子空穴對(duì)產(chǎn)生及輸運(yùn)的理論過(guò)程進(jìn)行了深入分析，并研究了輻照環(huán)境下器件的性能退化例如閾值電壓、輸出電流、跨導(dǎo)等，在此基礎(chǔ)上提出輻照在氧化層中引入額外電荷的具體計(jì)算公式，以此作為對(duì)輻照損傷效應(yīng)建模的基礎(chǔ)。輻照對(duì)器件性能的影響主要是由于在氧化層中引入了額外電荷，一個(gè)單獨(dú)的MOS器件中存在柵氧化層和隔離場(chǎng)氧化層。隨著制造工藝的發(fā)展器件尺寸越來(lái)越小，柵極氧化層越來(lái)越薄，而隔離場(chǎng)氧化層厚

3、度由于各方面原因卻不能相應(yīng)的減小，因此輻照損傷效應(yīng)主要集中在隔離場(chǎng)氧化層中，隔離場(chǎng)氧化層可以被看作寄生的MIS晶體管。結(jié)合前輩對(duì)輻照建模效應(yīng)的研究，我們總結(jié)并提出關(guān)于氧化層陷阱電荷以及界面陷阱電荷的新的簡(jiǎn)單計(jì)算公式，將晶體管柵極電壓看作寄生晶體管的柵極電壓。分析隔離區(qū)氧化層厚度的變化特點(diǎn)得到,不同地點(diǎn)寄生晶體管中積累的額外電荷不同造成閾值電壓的漂移也不相同，利用輻照之后寄生晶體管閾值電壓與柵極電壓之間的關(guān)系對(duì)隔離場(chǎng)氧化層進(jìn)行區(qū)間劃分。各

4、個(gè)區(qū)間只存在一種漏電流（亞閾區(qū)電流/線性區(qū)電流/飽和區(qū)電流），對(duì)各個(gè)區(qū)間電流進(jìn)行積分計(jì)算得到場(chǎng)區(qū)泄漏電流。新建模型能夠更簡(jiǎn)單和準(zhǔn)確的地對(duì)器件在輻照環(huán)境下產(chǎn)生的漏電流進(jìn)行計(jì)算，對(duì)此我們進(jìn)行了實(shí)驗(yàn)數(shù)據(jù)驗(yàn)證以及第三方數(shù)據(jù)的提取驗(yàn)證。使用Cadence電路仿真軟件對(duì)新模型進(jìn)行編程，實(shí)現(xiàn)電路基礎(chǔ)上NMOS器件寄生區(qū)漏電流的仿真計(jì)算。最后我們搭建基于NMOS的SDRAM存儲(chǔ)器，對(duì)比輻照前后的電壓波形圖，可以發(fā)現(xiàn)輻照之后的器件由于其存儲(chǔ)電荷的提前泄放