基于機(jī)器視覺的嵌入式芯片引腳缺陷檢測(cè)的研究.pdf

1、隨著科技的發(fā)展，視覺檢測(cè)技術(shù)也日益成熟，已被廣泛應(yīng)用于航天航空，工業(yè)控制，智能家居，通信設(shè)備等各個(gè)領(lǐng)域。圖像檢測(cè)技術(shù)與其他技術(shù)相比，具有非接觸性和準(zhǔn)確性?，F(xiàn)在圖像檢測(cè)技術(shù)主要是在PC機(jī)平臺(tái)上實(shí)現(xiàn)，但其具有開發(fā)效率低、成本高、體積龐大等缺點(diǎn)，難以適合一些特殊場(chǎng)合。而SoC FPGA處理器技術(shù)的出現(xiàn)，恰恰彌補(bǔ)了PC平臺(tái)的缺點(diǎn)，因此，開發(fā)一種基于SoC FPGA嵌入式圖像檢測(cè)系統(tǒng)具有很大實(shí)用價(jià)值和廣闊的發(fā)展前景。
　　本文以Cyclon

2、eV-SoC FPGA處理器為核心，設(shè)計(jì)了一種基于SoC FPGA嵌入式的芯片管腳缺陷檢測(cè)系統(tǒng)，實(shí)現(xiàn)了圖像采集、圖像處理、算法檢測(cè)判別及顯示等功能。其中，圖像采集部分采用光學(xué)顯微成像技術(shù)進(jìn)行設(shè)計(jì)，圖像處理部分采用Altera最新集成開發(fā)技術(shù)Qsys進(jìn)行設(shè)計(jì)，并結(jié)合SoC內(nèi)置AXI總線完成內(nèi)部高速數(shù)據(jù)傳輸，ARM部分主要實(shí)現(xiàn) BP神經(jīng)網(wǎng)絡(luò)分類器的設(shè)計(jì)、芯片引腳檢測(cè)識(shí)別以及Qt可視化界面顯示。
　　本文的工作主要有：(1)分析課題背景

3、及研究國(guó)內(nèi)外關(guān)于芯片檢測(cè)發(fā)展現(xiàn)狀以及檢測(cè)處理技術(shù)。(2)研究CycloneV-SoC FPGA處理器的特點(diǎn)和基于Qsys系統(tǒng)的開發(fā)方法，并采用基于Qsys技術(shù)構(gòu)建了圖像采集系統(tǒng)和實(shí)現(xiàn)了圖像預(yù)處理功能。(3)完成嵌入式Linux系統(tǒng)的在DE1-SoC開發(fā)板上的移植以及系統(tǒng)軟件開發(fā)平臺(tái)的搭建，包括虛擬機(jī)的安裝，交叉編譯環(huán)境的配置，超級(jí)終端的配置，以及Qt庫(kù)、OpenCV庫(kù)的編譯和移植。(4)研究BP神經(jīng)網(wǎng)絡(luò)分類器的設(shè)計(jì)和芯片管腳檢測(cè)算法，提

4、出了一種基于管腳二值化圖像掃描定位的方法，計(jì)算管腳各參數(shù)，送入神經(jīng)網(wǎng)絡(luò)分類器，實(shí)現(xiàn)管腳位置缺陷檢測(cè)，主要包括缺角、歪腳以及翹腳。(5)完成整個(gè)系統(tǒng)調(diào)試和驗(yàn)證，能夠?qū)崿F(xiàn)對(duì)芯片管腳缺陷的判別，并能通過(guò)Qt可視化界面進(jìn)行實(shí)時(shí)顯示，達(dá)到了預(yù)期效果。
　　本文中所設(shè)計(jì)的芯片管腳缺陷檢測(cè)系統(tǒng)，實(shí)現(xiàn)了芯片管腳的識(shí)別和結(jié)果顯示。該系統(tǒng)采用集FPGA和ARM一體的SoC處理器，充分發(fā)揮了FPGA硬件資源豐富，硬件實(shí)現(xiàn)算法加速和并行數(shù)據(jù)處理等優(yōu)勢(shì)，同