基于BSIM IMG的D-Gate SOI MOSFET模型的研究.pdf

1、隨著集成電路的發(fā)展，CMOS的工藝進程突飛猛進。柵極長度是半導體制程進步的關(guān)鍵，從早期的0.18微米、0.13微米，進步到90納米、65納米、45納米、22納米、到目前的iPhone7的A10處理器采用FinFET器件工藝的14納米，近幾十年來，幾乎遵從摩爾定律按比例縮小制程的發(fā)展。當柵極長度愈小，整個半導體器件就愈小，相同空間的集成度就愈高，器件模型的建立就愈復(fù)雜。因此，器件模型的建立面臨了更大的困難和挑戰(zhàn)，考慮到新工藝、新材料對器件

2、的影響，建立一個精度的器件模型已成為半導體行業(yè)的首要任務(wù)，更是當今國際上研究的重點和熱點。在此環(huán)境下，用來表征器件的模型紛涌迭出。
　　本文研究的是在先進工藝技術(shù)節(jié)點中，表征雙柵器件特性的BSIM IMG模型。在雙柵結(jié)構(gòu)的情況下，兩個柵極將可能是不對稱的，具有不同功函數(shù)和電介質(zhì)厚度，使得緊湊型模型更為復(fù)雜。BSIM-IMG的本征和非本征的模型中的方程都是基于物理表面勢推導出來的。通過全耗盡，輕摻雜體和有效解析近似計算解泊松方程可以

3、得到源極和漏極兩端的表面勢和電荷密度。
　　本文在深入分析了Double-Gate SOI MOSFET特性以及BSIM IMG模型方程的基礎(chǔ)上，重點研究基于BSIM IMG的模型開發(fā)和評估和應(yīng)用于全耗盡器件可適用的范圍。本文首先針對一批0.13μm工藝器件進行Baseband單管模型參數(shù)提取，然后根據(jù)尺寸縮放提取全局模型參數(shù)，經(jīng)過優(yōu)化之后，評估閾值電壓、飽和電流、線性區(qū)的電流指標，經(jīng)過評估誤差在可控范圍之內(nèi)，建立基于BSIM I

4、MG的全局Baseband模型，開發(fā)出適用于模型庫提取的半自動參數(shù)提取流程。此外，在零偏的條件下，進行SOI MOSFET寄生模型分析，建立小信號模型，提取相應(yīng)參數(shù)，選取了BSIM SOI，PSP SOI和BSIM IMG三種模型，對BSIM SOI，PSP SOI和BSIM IMG在0.13μm CMOS工藝下同一器件的RF SOI MOSFET模型進行分析評估，針對BSIM IMG的不同之處進行剖析，對BSIM IMG模型應(yīng)用于部分