新型應變SGOI-SOI MOSFET的結構設計及性能分析.pdf

1、應變硅材料遷移率高、能帶結構可調,且其應用與硅工藝兼容,是當前國內外關注的研究領域和研究發(fā)展重點,在高速/高性能器件和電路中有極大的應用前景。而基于SOI技術的新型器件被認為是納米范圍內具有應用前景的器件結構。本文從器件結構、物理模型等方面對新型應變SGOI/SOI MOSFET進行了分析研究。主要的研究工作和成果如下:
　　 1.在SOI結構的基礎上引進應變硅溝道,研究了堆疊柵介質全耗盡應變SGOIMOSFET新型器件,并對其

2、特性作了一些初步探索。研究了該器件的制備工藝,分析了該器件的電學特性,給出了其能帶結構及其它參數的應變模型?；诰_求解二維泊松方程,建立了堆疊柵介質全耗盡應變SGOI MOSFET精簡的二維表面勢解析模型、二維閾值電壓解析模型和亞閾值斜率模型。分析結果表明該結構的器件能較好的抑制短溝道效應(SCE)、漏致勢壘降低效應(DIBL),并能提高其亞閾值特性。借助ISE軟件驗證了以上模型。結果表明理論計算模型和ISE模擬二者結果吻合較好。

3、r>　　 提出了一種新型的高k柵介質應變硅全耗盡SOI MOSFET結構。通過求解二維泊松方程建立了該新結構的二維閾值電壓模型。在該模型中考慮了影響閾值電壓的主要參數。分析了閾值電壓與弛豫層中的Ge組分、應變硅層厚度的關系。研究結果表明閾值電壓隨弛豫層中Ge組分的提高和應變硅層的厚度增加而降低。此外,還分析了閾值電壓與高k柵介質的介電常數和應變硅層的摻雜濃度的關系。研究結果表明閾值電壓隨高k介質的介電常數的增加而增大,隨應變硅層的摻雜

4、濃度的提高而增大。最后分析了該結構的短溝道效應和漏致勢壘降低效應。分析結果表明該結構能夠很好地抑制短溝道效應和漏致勢壘降低效應。
　　 2.在分析傳統(tǒng)體硅應變器件存在的問題和雙柵器件的優(yōu)點及雙柵應變硅的簡要介紹制作工藝的基礎上,研究了對稱堆疊柵雙柵全耗盡應變SOI MOSFET新型器件?；趯ΧS泊松方程的精確求解,建立了對稱堆疊柵雙柵全耗盡應變SOIMOSFET溝道的二維電勢,二維表面勢解析模型及該器件的二維閾值電壓解析模型、

5、亞閾值電流和亞閾值斜率。借助ISE軟件驗證了以上模型。結果表明根據理論模型計算和ISE模擬二者結果較吻合。除了對器件物理的理論研究有很重要的意義外,對抑制短溝道效應的納米級器件的設計也有重要的指導意義。
　　 提出了非對稱雙柵全耗盡應變SOI MOSFET新型器件。通過求解二維泊松方程,建立了非對稱雙柵全耗盡應變SOI MOSFET的表面勢和閾值電壓模型。分別對前柵表面勢和背柵表面勢及前柵閾值電壓與背柵閾值電壓進行了分析,并且借

6、助ISE軟件驗證了以上模型。分析結果表明根據理論模型計算和ISE模擬二者結果吻合較好。該器件模型的建立不但對器件物理的理論研究有很重要的意義外,而且對抑制短溝道效應的納米級器件的設計也有重要的指導意義。
　　 3.在結合異質柵結構器件的特點與應變硅器件的特點的基礎上,研究了異質柵應變SGOI MOSFET新型器件。通過對二維泊松方程的求解,建立了該器件的二維表面勢、二維表面電場和閾值電壓模型。然后對以上模型進行了研究與分析。結果

7、表明溝道中出現電勢階梯分布,靠近漏端的金屬屏蔽了漏電壓對源-溝道勢壘的影響,抑制了短溝道效應。此外,分析得到該器件具有較好的抑制漏致勢壘降低效應的能力。通過ISE軟件驗證了以上模型。驗證結果表明根據理論模型計算和ISE模擬二者結果基本一致。
　　 提出了異質柵全耗盡應變SOI MOSFET新型結構器件。通過對該器件溝道二維泊松方程的求解,建立了非對稱雙柵全耗盡應變SOI MOSFET的表面勢和閾值電壓模型。在此基礎上分析了該器件

8、的電學特性。研究結果表明溝道中出現電勢階梯分布,靠近漏端的金屬屏蔽了漏電壓對源.溝道勢壘的影響,抑制了短溝道效應。同時由于近源端存在電場峰值,電子的輸運效率提高,電流增大。此外,漏端的電場峰值降低,有利于降低熱載流子效應,并且采用ISE數值模擬軟件驗證了以上模型。
　　 研究了非對稱異質雙柵全耗盡應變SOI MOSFET新型器件。通過求解二維泊松方程,建立了非對稱異質雙柵全耗盡應變SOI MOSFET的前柵和背柵的表面勢模型和閾

9、值電壓模型。比較前柵和背柵閾值電壓確定該器件的閾值電壓模型。同時,分析得到該器件有較好的抑制短溝道效應的能力。研究結果表明根據理論模型計算和ISE模擬二者結果較吻合。該新型器件模型的建立不但對器件的理論研究有一定的意義,而且對非對稱異質雙柵全耗盡應變SOI MOSFETs的設計也有重要的指導意義。
　　 綜上所述,本文在SOI MOSFET結構的基礎上,提出了幾種新型應變硅器件結構,并以數值仿真和物理建模等手段作了大量和深入的理