2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩126頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、碳化硅(SiC)材料具有寬禁帶、高電子飽和漂移速率、高臨界擊穿場強、高熱導(dǎo)率等優(yōu)良特性,在高頻、高溫、大功率、抗輻射等領(lǐng)域擁有極為廣闊的應(yīng)用前景。隨著無線通信技術(shù)的飛速發(fā)展,對硬件系統(tǒng)高功率密度、快響應(yīng)速度的需求日益迫切,基于SiC材料的肖特基柵場效應(yīng)晶體管(MESFET)在微波射頻領(lǐng)域具有Si、GaAs器件無法比擬的優(yōu)勢,適合航天、微波通信、電子對抗、大容量信息處理等應(yīng)用。鑒于國內(nèi)外SiCMESFET研究現(xiàn)狀,本文從器件結(jié)構(gòu)、數(shù)值仿真

2、、可靠性、制備工藝等方面對SiCMESFET開展了系統(tǒng)的研究分析。主要的研究工作和成果如下:
  (1)從工作機理的角度分析了SiC微波功率MESFET的器件特性,整合了準(zhǔn)確表征4H-SiC材料特性和MESFET器件工作機理的物理模型,并基于ISE-TCAD軟件建立了合適的4H-SiCMESFET器件模型,對器件的直流、交流、擊穿特性進行了模擬分析,并討論了器件特性與關(guān)鍵結(jié)構(gòu)參數(shù)的依賴關(guān)系,優(yōu)化了器件結(jié)構(gòu),為器件設(shè)計提供了參考。<

3、br>  (2)SiC與鈍化材料之間高密度的界面態(tài)導(dǎo)致器件工作在較高頻率時出現(xiàn)柵延遲現(xiàn)象,影響器件的性能指標(biāo)。為抑制界面態(tài)的陷阱效應(yīng),提出了一種新型隔離層結(jié)構(gòu)的SiCMESFET并設(shè)計了針對該結(jié)構(gòu)器件制備的工藝流程。基于改進的陷阱模型對柵長為0.6μm的器件進行了特性模擬研究。結(jié)果表明,P型隔離層能有效地抑制表面陷阱的影響并且能減小器件在大電壓微波應(yīng)用條件下的柵漏電容;P型隔離層結(jié)合場板結(jié)構(gòu)改善了柵極邊緣的電場分布,同時能減小單一使用場

4、板結(jié)構(gòu)時引入的寄生柵漏電容。新結(jié)構(gòu)4H-SiCMESFET的最大飽和漏電流密度為460mA/mm,在漏電壓20V的柵延遲抑制比接近90%。交流特性的分析結(jié)果表明,新結(jié)構(gòu)比埋柵-場板結(jié)構(gòu)器件的特征頻率(ft)和最高振蕩頻率(fmax)分別提高了5%和17.8%。
  (3)基于電場調(diào)制的思想,在分析場板結(jié)構(gòu)器件所存在問題的基礎(chǔ)上,建立了帶柵漏間表面p型外延層的新型MESFET器件模型,模型綜合考慮了高場載流子飽和、雪崩碰撞離化等效應(yīng)

5、。利用所建模型分析了表面外延層對器件溝道表面電場分布的改善作用,并采用突變結(jié)近似法對外延層參數(shù)與器件輸出電流(Ids)和擊穿電壓(VB)的關(guān)系進行了研究。經(jīng)過優(yōu)化的結(jié)果表明,選擇P型外延層厚度為0.12μm,摻雜濃度為5×1015cm-3,可使器件的VB提高33%而保持Ids基本不變,在一定程度上改善了導(dǎo)通電阻和擊穿電壓之間的矛盾。
  (4)為進一步提升器件的頻率特性,將柵下緩沖層結(jié)構(gòu)應(yīng)用于SiCMESFET中,并結(jié)合P型隔離層

6、使器件的特性得以整體性提升。在鈍化層和溝道之間引入的p型隔離層抑制了表面陷阱的影響,并改善了柵極邊緣的電場分布。另一方面,在柵極下面引入的輕摻雜N型緩沖層降低了擴展在導(dǎo)電溝道中的耗盡層,從而提高了輸出電流Ids并減小了柵電容Cg。論文還對器件特性與結(jié)構(gòu)參數(shù)的依賴關(guān)系進行了研究,獲得了優(yōu)化的設(shè)計方案。在擊穿電壓VB有所提高的情況下,柵下緩沖層結(jié)構(gòu)MESFET的最大飽和電流密度為325mA/mm,與傳統(tǒng)結(jié)構(gòu)MESFET的182mA/mm相比

7、有將近79%的提升。此外,應(yīng)用新結(jié)構(gòu)的MESFET的特征頻率和最大振蕩頻率較傳統(tǒng)結(jié)構(gòu)MESFET分別提高了27%和28%。
  (5)在分析短溝道器件所存在問題的基礎(chǔ)上,針對深亞微米SiCMESFET提出了改進型的異質(zhì)柵結(jié)構(gòu),并結(jié)合肖特基柵勢壘降低、勢壘隧穿等物理模型,分析了改進型異質(zhì)柵結(jié)構(gòu)對SiCMESFET溝道電勢、夾斷電壓以及柵下電場分布的影響。通過與傳統(tǒng)柵器件特性的對比表明,異質(zhì)柵結(jié)構(gòu)在SiCMESFET的溝道電勢中引入了

8、多階梯分布,加強了近源端電場;另一方面,相比于雙柵器件,改進型異質(zhì)柵器件溝道最大電勢的位置遠(yuǎn)離源端,更好抑制了短溝道效應(yīng)。此外,研究了不同結(jié)構(gòu)參數(shù)的異質(zhì)柵對短溝道器件特性的影響,獲得了優(yōu)化的設(shè)計方案,減小了器件的亞閾值傾斜因子。為發(fā)揮碳化硅器件在大功率應(yīng)用中的優(yōu)勢,設(shè)計了非對稱異質(zhì)柵結(jié)構(gòu),提高了小柵長器件的耐壓。
  綜上所述,本論文在傳統(tǒng)SiCMSEFET基礎(chǔ)上,提出了幾種新型器件結(jié)構(gòu),通過器件建模和特性仿真對新結(jié)構(gòu)器件進行了系

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論