新型高耐壓LDMOS新結(jié)構(gòu)設(shè)計(jì)以及性能研究.pdf

1、橫向雙擴(kuò)散金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管由于其與 CMOS工藝兼容的特點(diǎn)廣泛功率集成電路中，但是器件擊穿電壓與導(dǎo)通電阻存在的相互矛盾的關(guān)系。為了改善擊穿電壓與導(dǎo)通電阻存在的相互矛盾的關(guān)系，橫向功率器件主要研究方向分別為降低比導(dǎo)通電阻以及提高擊穿耐壓兩個方向，本文在這兩個方向上都做了相關(guān)研究。
　　針對降低橫向功率器件比導(dǎo)通電阻，本文通過將超結(jié)技術(shù)應(yīng)用于LDMOS的基礎(chǔ)上提出三維耗盡原理，提出兩種新結(jié)構(gòu)器件：
　　非均勻交叉

2、分布P柱區(qū)超結(jié)LDMOS器件，此結(jié)構(gòu)的特點(diǎn)是在N型漂移區(qū)中嵌入非均勻交叉分布P柱區(qū)形成超結(jié)結(jié)構(gòu)。通過調(diào)節(jié)各個P柱區(qū)的大小以及位置補(bǔ)償襯底輔助耗盡效應(yīng)的電荷，使得漂移區(qū)完全耗盡得到令人滿意的耐壓，另外三維耗盡應(yīng)用于漂移區(qū)降低了器件的比導(dǎo)通電阻。仿真優(yōu)化器件結(jié)構(gòu)參數(shù)得到漂移區(qū)長度為15μm NCDP SJ LDMOS器件的耐壓為330V，比導(dǎo)通電阻為20.97 mΩ·cm2。
　　具有低導(dǎo)通電阻的多超結(jié)LDMOS器件，該結(jié)構(gòu)在橫向以及

3、縱向P/N交叉分布形成多超結(jié)。通過多超結(jié)引入三維耗盡原理提高器件漂移區(qū)摻雜濃度，從而降低導(dǎo)通電阻，另外電場屏蔽效應(yīng)的引入保證了器件獲得高壓。仿真優(yōu)化器件結(jié)構(gòu)參數(shù)分析得到元胞大小為12μm MSJ LDMOS器件的耐壓為185V，比導(dǎo)通電阻為4.04 mΩ·cm2。
　　針對提高橫向功率器件擊穿電壓，本文通過在SOI技術(shù)上引入電場調(diào)制效應(yīng)，并且提出兩種新結(jié)構(gòu)器件：
　　基于等電勢調(diào)制的SOI LDMOS器件，該結(jié)構(gòu)在源側(cè)二氧化

4、硅上表面引入一截浮空埋層。該浮空埋層中的離子通過庫倫力的作用吸引大量載流子在氧化層表面，增強(qiáng)氧化層內(nèi)部電場強(qiáng)度，另外在氧化層表面形成一層等勢層引入等電勢調(diào)制效應(yīng)調(diào)制器件內(nèi)部電場分布。仿真優(yōu)化器件結(jié)構(gòu)參數(shù)得到漂移區(qū)長度為29μm器件的耐壓為550V，比導(dǎo)通電阻為6.97Ω·mm2。
　　具有折疊漂移區(qū)的SOI LDMOS器件，此結(jié)構(gòu)的特點(diǎn)是在橫向器件的漂移區(qū)中引入氧化槽增加了器件電離積分長度，因此可以在較小的漂移區(qū)長度下獲得較高的耐