高壓SOI LDMOS器件新結(jié)構(gòu)設(shè)計(jì)及仿真研究.pdf

1、SOI（Silicon OnInsulator）器件具有低泄漏電流、低寄生電容、速度快、隔離性好等優(yōu)點(diǎn)，因而被廣泛的應(yīng)用于智能功率集成電路（Smart Power Integrated Circuit，SPIC）和高壓功率集成電路（High Voltage Integrated Circuit，HVIC）之中。高壓SOI LDMOS（Lateral Double-diffused Metal Oxide Semiconductor）器件

2、的擊穿電壓由橫向耐壓和縱向耐壓的較小值來(lái)決定，增大漂移區(qū)的長(zhǎng)度可以有效的提高器件的橫向耐壓，但同時(shí)器件的比導(dǎo)通電阻會(huì)大幅度提升，使用較厚的埋氧層可以提高器件的縱向耐壓，但會(huì)給器件帶來(lái)嚴(yán)重的自加熱效應(yīng)。為了改善器件擊穿電壓與比導(dǎo)通電阻的關(guān)系，橫向場(chǎng)板、降低表面電場(chǎng)、超結(jié)和溝槽等技術(shù)被相繼提出。
　　本文從改善SOI LDMOS器件擊穿電壓與比導(dǎo)通電阻的關(guān)系出發(fā)，利用TCAD工具SILVACO對(duì)所提出的三種新型SOI LDMOS器件進(jìn)

3、行仿真研究，具體研究?jī)?nèi)容如下：
　?。?）對(duì)分裂柵溝槽SOI LDMOS（Split Gate SOI Trench LDMOS，SGT-LDMOS）器件進(jìn)行了研究，并且引入了低阻通道去進(jìn)一步降低器件的比導(dǎo)通電阻（ Specific On-resistance，Ron,sp）。由于更高的漂移區(qū)摻雜濃度以及低阻通道的引入，使得具有低阻通道的分裂柵溝槽SOI LDMOS（Split Gate SOI Trench LDMOS With

4、 Low-Resistance Channel，SGTL-LDMOS）與傳統(tǒng)的溝槽SOI LDMOS（Conventional SOI Trench LDMOS， CT-LDMOS）和SGT-LDMOS相比，具有更低的比導(dǎo)通電阻。另外，分裂柵結(jié)構(gòu)的引入可以有效的降低器件的柵電荷并提高器件的擊穿電壓。仿真結(jié)果表明，SGTL-LDMOS相比于CT-LDMOS，擊穿電壓從183V提升到227V，比導(dǎo)通電阻從43.4mΩ·cm2下降到9.3mΩ

5、·cm2，柵電荷從47pC下降到30pC。
　?。?）對(duì)集成肖特基的多溝槽SOI LDMOS（Multiple TrenchSOILDMOS With Schottky Rectifier，MTS-LDMOS）器件進(jìn)行了研究，該器件的結(jié)構(gòu)特點(diǎn)是在漂移區(qū)中有兩個(gè)氧化槽，并且在兩個(gè)氧化槽中間集成了與源極連接的肖特基整流器。每一個(gè)氧化槽中都有一個(gè)垂直場(chǎng)板去增強(qiáng)漂移區(qū)的體耗盡并調(diào)制器件的內(nèi)部電場(chǎng)。經(jīng)過(guò)仿真分析， MTS-LDMOS相比于傳

6、統(tǒng)的SOI LDMOS（Conventional SOI LDMOS，C-LDMOS）器件，擊穿電壓從293V提高到了345V，比導(dǎo)通電阻從261.2mΩ·cm2下降到了120.1mΩ·cm2，柵漏電荷（Gate-drain Charge，Qgd）從18pC下降到了6pC。另外，由于肖特基整流器的引入使得 MTS-LDMOS器件的反向恢復(fù)特性有了大幅提升，與 C-LDMOS相比，反向恢復(fù)時(shí)間下降了60.6％。
　?。?）對(duì)埋氧場(chǎng)板

7、SOI LDMOS（SOI LDMOSWithBuried Field Plate，BFP-LDMOS）器件進(jìn)行了研究，該結(jié)構(gòu)的特點(diǎn)是在埋氧層中引入了兩個(gè)分別與源、漏電極相連的埋氧場(chǎng)板。漏端的埋氧場(chǎng)板的引入避免了器件過(guò)早的在Silicon/BOX層交界面擊穿并且增強(qiáng)了漏端下部埋氧層的電場(chǎng)。源端埋氧場(chǎng)板引入了一個(gè)新的電場(chǎng)峰值并且調(diào)制了器件的橫向電場(chǎng)分布，使得器件的橫向電場(chǎng)分布更加均勻。除此之外，由于埋氧場(chǎng)板取代了一部分埋氧層介質(zhì)，所以可以