已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、 電 子 科 技 大 學(xué) UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 碩士學(xué)位論文 MASTER THESIS 論文題目 基于 基于 0.13μm 工藝的 工藝的 split-gate DMOS 設(shè)計 設(shè)計 學(xué)科專業(yè) 微電子學(xué)與固體電子學(xué) 微電子學(xué)與固體電子學(xué) 學(xué) 號 201 2014210302 21030246 46 作者
2、姓名 陳 哲 指導(dǎo)教師 任 敏 Design of split-gate DMOS With Critical Dimension of 0.13μm A Master Thesis Submitted to University of Electronic Science and Technology of China Major: Microelectronics and Solid-State Electr
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.13μm柵極刻蝕工藝研究
- 基于cmos0.13μm工藝的1.2v電流舵型dac設(shè)計
- 基于0.13μmcmos工藝的雙通道uart芯片設(shè)計
- 基于rfid芯片應(yīng)用的0.13μm高密度mim電容制造工藝研究
- 基于0.13μmsigehbt工藝的射頻功率放大器設(shè)計
- 基于0.13μmcmos工藝的risc微處理器固核設(shè)計
- 0.13μm堆疊式動態(tài)隨機(jī)存儲器光刻工藝優(yōu)化的研究
- 基于0.13μmcmos工藝的10gbs高速光接收機(jī)設(shè)計
- 基于csmc0.13um工藝的usb設(shè)備接口芯片的設(shè)計與實現(xiàn)
- 基于0.13μmcmos和sigehbt工藝的壓控振蕩器的研究和設(shè)計
- 0.13μmgf工藝32kbiteeprom設(shè)計及實現(xiàn)
- 基于0.13μmsige工藝的功率單元及功率放大器的設(shè)計
- 基于bsim4的smic0.13um工藝rfmosfet建模
- 基于0.13μmcmos工藝的雙頻段低噪聲放大器的設(shè)計與實現(xiàn)
- 0.13μmcmos工藝中esd防護(hù)結(jié)構(gòu)設(shè)計
- 基于0.13um工藝rfid系統(tǒng)tag中的ask解調(diào)技術(shù)
- 基于0.25μm工藝的低壓powermos設(shè)計與研究
- 0.13μm集成電路光刻工藝平臺優(yōu)化和光刻分辨率增強(qiáng)技術(shù)的研究
- 基于0.13μm及以下制程的直接淺溝道隔離平坦化技術(shù)的研究及應(yīng)用
- 0.13μmsigebicmos工藝高速激光驅(qū)動器設(shè)計
評論
0/150
提交評論